一种用于FinFET多阈值电压的无损伤掺杂方法技术

本发明专利技术提供一种用于FinFET多阈值电压的无损伤掺杂方法，横向相互间隔排列的第一至第四Fin结构；在第一至第四Fin结构上沉积多晶硅层；在多晶硅层上沉积氧化层，在氧化层上沉积硬掩膜层；将多晶硅层图形化形成多晶硅栅；去除第一Fin结构上的多晶硅栅；在第一Fin结构上沉积BSG层；去除第三Fin结构上的多晶硅栅，在第三Fin结构上形成PSG层；退火使第一Fin结构上的BSG层中硅向第一Fin结构内部进行侧向扩散，使第三Fin结构的PSG中的磷向第三Fin结构内部进行侧向扩散；去除第二、第四Fin结构的多晶硅栅；去除第一Fin结构上的BSG层、去除第三Fin结构的PSG层，分别将第一、第三Fin结构暴露。本发明专利技术的掺杂方法不会对器件造成损伤，提高了器件性能和稳定性。高了器件性能和稳定性。高了器件性能和稳定性。

【技术实现步骤摘要】
一种用于FinFET多阈值电压的无损伤掺杂方法


[0001]本专利技术涉及半导体
，特别是涉及一种用于FinFET多阈值电压的无损伤掺杂方法。

技术介绍

[0002]在现有技术的FinFET制作过程中，一种现行的阈值电压注入是在氮化硅硬掩膜去除之后进行，但是掺杂物很容易在后续的热退火中发生损耗，因此需要我们增加注入剂量以达到某种阈值电压设定目标值，但是这将导致Fin的损伤，并且会导致大量没有被激活的掺杂物，这将不利于器件的性能，尤其对诸如砷、锑等重掺杂。
[0003]另一种现行的阈值电压注入是在现场水汽生成氧化热退火后，但在光阻去除过程中，氧化层很容易被损伤，不利于IO器件的的可靠性。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种用于FinFET多阈值电压的无损伤掺杂方法，用于解决现有技术中阈值电压掺杂对器件造成损伤的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种用于FinFET多阈值电压的无损伤掺杂方法，至少包括：
[0006]步骤一、提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于FinFET多阈值电压的无损伤掺杂方法，其特征在于，至少包括：步骤一、提供位于同一基底上横向相互间隔排列的第一至第四Fin结构，所述第一至第四Fin结构上覆盖有薄型氧化层；在所述第一至第四Fin结构上沉积多晶硅层；步骤二、在所述多晶硅层上沉积氧化层，在所述氧化层上沉积硬掩膜层；之后将所述氧化层、硬掩膜层和所述多晶硅层进行图形化，形成沿纵向间隔排列的多晶硅栅；所述多晶硅栅的长度方向沿所述横向；步骤三、沉积覆盖所述多晶硅栅以及所述硬掩膜层的层间介质层，之后进行退火处理，接着研磨至将所述硬掩膜层顶部暴露出为止；步骤四、去除所述硬掩膜层和所述氧化层，将所述多晶硅栅的顶部暴露出；步骤五、去除位于所述第一Fin结构上的所述多晶硅栅和所述薄型氧化层；步骤六、在所述第一Fin结构上依次沉积BSG层和第一帽层；步骤七、去除位于所述第三Fin结构上的所述多晶硅栅和所述薄型氧化层；步骤八、在所述第三Fin结构上依次沉积PSG层和第二帽层；步骤九、进行退火，以使所述第一Fin结构上的所述BSG层中的硅向所述第一Fin结构内部进行侧向扩散，并使得所述第三Fin结构上的所述PSG中的磷向所述第三Fin结构内部进行侧向扩散；步骤十、去除位于所述第二、第四Fin结构上的所述多晶硅栅，将所述第二、第四Fin结构暴露；步骤十一、去除位于所述第一Fin结构上的所述BSG层和所述第一帽层、去除位于所述第三Fin结构上的PSG层和所述第二帽层，分别将所述第一、第三Fin结构暴露。2.根据权利要求1所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤一中所述第一至第四Fin结构依次按序排列于所述基底上，所述第一至...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：