一种基于忆阻的操作性条件反射电路制造技术

本发明专利技术提出一种基于忆阻的操作性条件反射电路，包括输入模块、电压控制模块、促进模块I、促进模块II、抑制模块I、抑制模块II、突触神经元模块I、突触神经元模块II和突触神经元模块III；促进模块Ⅰ实现了电击的负向惩罚对食物的正向奖励是有促进作用的，促进模块Ⅱ实现了食物的正性奖励，提高鸽子趋向食物重复率，抑制模块Ⅰ实现了电击的负性惩罚，降低鸽子趋向电击的重复率，抑制模块Ⅱ实现了食物的正向奖励对电击的负向惩罚是有抑制作用的；突触神经元模块I、II通过两组忆阻并联，实现了鸽子在不同情境下的操作性条件反射。本发明专利技术实现了操作性条件反射的过程、正性负性之间的促进抑制关系以及即时性和饱腹感对操作性条件反射的影响。响。响。

【技术实现步骤摘要】
一种基于忆阻的操作性条件反射电路


[0001]本专利技术涉及数模电路的
，涉及一种基于忆阻的操作性条件反射电路，是基于斯金纳操作性条件反射的思想实现。

技术介绍

[0002]1971年，美国加州大学伯克利分校蔡少棠教授提出了忆阻这个概念，2008年美国惠普实验室成功研制了首个能工作的忆阻器。忆阻的特性非常类似于生物神经中的突触，可以对大脑的部分功能进行模仿，从而进行生物行为的仿真记忆学习，生物记忆行为的电路仿真已经成为忆阻研究极其重要的一部分。忆阻在非易失性存储、逻辑运算、新型计算、存储融合架构计算和新型神经形态计算等方面，呈现出了极有潜力的应用前景。
[0003]行为学家Skinner通过实验提出了操作性条件反射理论体系，国内也有团队把操作性条件反射运用到犬的训练中，随后，Vollmer等人提出了即时性和饱腹感等因素对操作性条件反射的影响，但没有通过电路实现。

技术实现思路

[0004]针对现有的操作性条件反射理论，本专利技术提出了一种基于忆阻的操作性条件反射电路，通过两组忆阻正反并联电路，实现了操作性条件反射的过程；通过促进抑制电路，实现了不同情绪之间的促进抑制关系；通过电压控制电路，实现了即时性和饱腹感对操作性条件反射的影响。
[0005]本专利技术的技术方案是这样实现的：
[0006]一种基于忆阻的操作性条件反射电路，包括输入模块、电压控制模块、促进模块I、促进模块II、抑制模块I、抑制模块II、突触神经元模块I、突触神经元模块II和突触神经元模块III；输入模块分别与脉冲电源信号、促进模块I、促进模块II、抑制模块I、抑制模块II、突触神经元模块I和突触神经元模块II相连接，突触神经元模块II分别与促进模块I、促进模块II、抑制模块I和抑制模块II相连接，突触神经元模块I分别与促进模块II和抑制模块II相连接；所述脉冲电源信号分别与电压控制模块和抑制模块I相连接，电压控制模块与突触神经元模块III相连接。
[0007]优选地，所述输入模块包括第一压控单元、第二压控单元和加法运算单元；突触神经元模块I包括电压模块I和突触模块I；突触神经元模块II包括电压模块II和突触模块II；抑制模块I包括抑制信号判断模块I、抑制信号接收处理模块I和抑制信号恢复模块I；抑制模块Ⅱ包括抑制信号判断模块II和抑制信号接收处理模块II；促进模块I包括促进信号判断模块I、促进信号接收处理模块I和促进信号恢复模块I；促进模块Ⅱ包括促进信号判断模块II和促进信号接收处理模块II；电压控制模块包括电压判断模块和电压接收处理模块；
[0008]所述第一压控单元的输入端与非门D1的输出端相连接，非门D1的输入端与脉冲电源信号相连接，脉冲电源信号分别与第二压控单元的输入端、抑制信号判断模块I和电压判断模块相连接，电压判断模块与电压接收处理模块相连接，电压接收处理模块与突触神经
元模块III相连接；第一压控单元的输出端、第二压控单元的输出端分别与加法运算单元的输入端相连接；加法运算单元的输出端分别与促进信号接收处理模块I、促进信号接收处理模块II、抑制信号接收处理模块I、抑制信号接收处理模块II、电压模块I和电压模块II相连接，电压模块I与突触模块I相连接，突触模块I分别与促进信号判断模块II、抑制信号判断模块II相连接，电压模块II与突触模块II相连接，突触模块II分别与抑制信号判断模块I、抑制信号接收处理模块II、促进信号判断模块I、促进信号接收处模块II相连接；促进信号判断模块I分别与非门D1的输出端、促进信号接收处理模块I、促进信号恢复模块I相连接，促进信号判断模块II与促进信号接收处理模块II相连接；抑制信号判断模块I分别与脉冲电源信号、抑制信号接收处理模块I、抑制信号恢复模块I相连接；抑制信号判断模块II与抑制信号接收处理模块II相连接。
[0009]优选地，所述第一压控单元包括压控开关S1、电源V1和电阻R1；所述第二压控单元包括压控开关S2、电源V2和电阻R2；所述加法运算单元包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R
10
、电阻R
11
、运算放大器OP1和运算放大器OP2；
[0010]压控开关S1的正相输入端与非门D1的输出端相连接，压控开关S1的第一触点分别与电阻R1的一端、电阻R3的一端相连接，压控开关S1的第二触点与电源V1的正极相连接，电源V1的负极、电阻R1的另一端和压控开关S1的反相输入端均接地；
[0011]压控开关S2的正相输入端与脉冲电源信号相连接，压控开关S2的第一触点分别与电阻R2的一端、电阻R4的一端相连接，压控开关S2的第二触点与电源V2的正极相连接，电源V2的负极、电阻R2的另一端和压控开关S2的反相输入端均接地；
[0012]电阻R3的另一端分别与电阻R5的一端、电阻R7的一端和运算放大器OP1的正相输入端相连接，电阻R5的另一端与抑制信号接收处理模块I相连接，电阻R7的另一端与抑制信号接收处理模块II相连接；电阻R4的另一端分别与电阻R6的一端、电阻R8的一端和运算放大器OP1的正相输入端相连接，电阻R6的另一端与促进信号接收处理模块I相连接，电阻R8的另一端与促进信号接收处理模块II相连接，运算放大器OP1的正相输入端与运算放大器OP1的输出端之间连接有电阻R9，运算放大器OP1的输出端与电阻R
10
的一端相连接，电阻R
10
的另一端与运算放大器OP2的反相输入端相连接，运算放大器OP2的反相输入端与运算放大器OP2的输出端之间连接有电阻R
11
，运算放大器OP2的输出端分别与电压模块I、电压模块II相连接，运算放大器OP2的正相输入端和运算放大器OP1的反相输入端均接地。
[0013]优选地，所述电压模块I包括忆阻M1、忆阻M2、电容C1、电阻R
12
和运算放大器OP3，所述突触模块I包括忆阻M5、电阻R
14
、运算放大器OP4、数学运算单元ABM1、运算放大器OP
17
和电源V5；所述忆阻M1的K极和忆阻M2的K极均与运算放大器OP2的输出端相连接，忆阻M1的A极和忆阻M2的A极均与运算放大器OP3的反相输入端相连接，运算放大器OP3的反相输入端与运算放大器OP3的输出端之间连接有电阻R
12
，电阻R
12
上并联有电容C1，运算放大器OP3的输出端分别与忆阻M5的K极、数学运算单元ABM1的IN2输入端相连接，忆阻M5的A极与运算放大器OP4的反相输入端相连接，运算放大器OP4的反相输入端与运算放大器OP4的输出端之间连接有电阻R
14
，运算放大器OP4的输出端与数学运算单元ABM1的IN1输入端相连接，数学运算单元ABM1的OUT输出端与运算放大器OP
17
的正相输入端相连接，运算放大器OP
17
的反相输入端与电源V5的正极相连接，运算放大器OP
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于忆阻的操作性条件反射电路，其特征在于，包括输入模块、电压控制模块、促进模块I、促进模块II、抑制模块I、抑制模块II、突触神经元模块I、突触神经元模块II和突触神经元模块III；输入模块分别与脉冲电源信号、促进模块I、促进模块II、抑制模块I、抑制模块II、突触神经元模块I和突触神经元模块II相连接，突触神经元模块II分别与促进模块I、促进模块II、抑制模块I和抑制模块II相连接，突触神经元模块I分别与促进模块II和抑制模块II相连接；所述脉冲电源信号分别与电压控制模块和抑制模块I相连接，电压控制模块与突触神经元模块III相连接。2.根据权利要求1所述的基于忆阻的操作性条件反射电路，其特征在于，所述输入模块包括第一压控单元、第二压控单元和加法运算单元；突触神经元模块I包括电压模块I和突触模块I；突触神经元模块II包括电压模块II和突触模块II；抑制模块I包括抑制信号判断模块I、抑制信号接收处理模块I和抑制信号恢复模块I；抑制模块Ⅱ包括抑制信号判断模块II和抑制信号接收处理模块II；促进模块I包括促进信号判断模块I、促进信号接收处理模块I和促进信号恢复模块I；促进模块Ⅱ包括促进信号判断模块II和促进信号接收处理模块II；电压控制模块包括电压判断模块和电压接收处理模块；所述第一压控单元的输入端与非门D1的输出端相连接，非门D1的输入端与脉冲电源信号相连接，脉冲电源信号分别与第二压控单元的输入端、抑制信号判断模块I和电压判断模块相连接，电压判断模块与电压接收处理模块相连接，电压接收处理模块与突触神经元模块III相连接；第一压控单元的输出端、第二压控单元的输出端分别与加法运算单元的输入端相连接；加法运算单元的输出端分别与促进信号接收处理模块I、促进信号接收处理模块II、抑制信号接收处理模块I、抑制信号接收处理模块II、电压模块I和电压模块II相连接，电压模块I与突触模块I相连接，突触模块I分别与促进信号判断模块II、抑制信号判断模块II相连接，电压模块II与突触模块II相连接，突触模块II分别与抑制信号判断模块I、抑制信号接收处理模块II、促进信号判断模块I、促进信号接收处模块II相连接；促进信号判断模块I分别与非门D1的输出端、促进信号接收处理模块I、促进信号恢复模块I相连接，促进信号判断模块II与促进信号接收处理模块II相连接；抑制信号判断模块I分别与脉冲电源信号、抑制信号接收处理模块I、抑制信号恢复模块I相连接；抑制信号判断模块II与抑制信号接收处理模块II相连接。3.根据权利要求2所述的基于忆阻的操作性条件反射电路，其特征在于，所述第一压控单元包括压控开关S1、电源V1和电阻R1；所述第二压控单元包括压控开关S2、电源V2和电阻R2；所述加法运算单元包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R
10
、电阻R
11
、运算放大器OP1和运算放大器OP2；压控开关S1的正相输入端与非门D1的输出端相连接，压控开关S1的第一触点分别与电阻R1的一端、电阻R3的一端相连接，压控开关S1的第二触点与电源V1的正极相连接，电源V1的负极、电阻R1的另一端和压控开关S1的反相输入端均接地；压控开关S2的正相输入端与脉冲电源信号相连接，压控开关S2的第一触点分别与电阻R2的一端、电阻R4的一端相连接，压控开关S2的第二触点与电源V2的正极相连接，电源V2的负极、电阻R2的另一端和压控开关S2的反相输入端均接地；电阻R3的另一端分别与电阻R5的一端、电阻R7的一端和运算放大器OP1的正相输入端相连接，电阻R5的另一端与抑制信号接收处理模块I相连接，电阻R7的另一端与抑制信号接收
处理模块II相连接；电阻R4的另一端分别与电阻R6的一端、电阻R8的一端和运算放大器OP1的正相输入端相连接，电阻R6的另一端与促进信号接收处理模块I相连接，电阻R8的另一端与促进信号接收处理模块II相连接，运算放大器OP1的正相输入端与运算放大器OP1的输出端之间连接有电阻R9，运算放大器OP1的输出端与电阻R
10
的一端相连接，电阻R
10
的另一端与运算放大器OP2的反相输入端相连接，运算放大器OP2的反相输入端与运算放大器OP2的输出端之间连接有电阻R
11
，运算放大器OP2的输出端分别与电压模块I、电压模块II相连接，运算放大器OP2的正相输入端和运算放大器OP1的反相输入端均接地。4.根据权利要求3所述的基于忆阻的操作性条件反射电路，其特征在于，所述电压模块I包括忆阻M1、忆阻M2、电容C1、电阻R
12
和运算放大器OP3，所述突触模块I包括忆阻M5、电阻R
14
、运算放大器OP4、数学运算单元ABM1、运算放大器OP
17
和电源V5；所述忆阻M1的K极和忆阻M2的K极均与运算放大器OP2的输出端相连接，忆阻M1的A极和忆阻M2的A极均与运算放大器OP3的反相输入端相连接，运算放大器OP3的反相输入端与运算放大器OP3的输出端之间连接有电阻R
12
，电阻R
12
上并联有电容C1，运算放大器OP3的输出端分别与忆阻M5的K极、数学运算单元ABM1的IN2输入端相连接，忆阻M5的A极与运算放大器OP4的反相输入端相连接，运算放大器OP4的反相输入端与运算放大器OP4的输出端之间连接有电阻R
14
，运算放大器OP4的输出端与数学运算单元ABM1的IN1输入端相连接，数学运算单元ABM1的OUT输出端与运算放大器OP
17
的正相输入端相连接，运算放大器OP
17
的反相输入端与电源V5的正极相连接，运算放大器OP
17
的输出端分别与抑制信号判断模块II、促进信号判断模块II相连接；运算放大器OP3的正相输入端、运算放大器OP4的正相输入端和电源V5的负极均接地。5.根据权利要求4所述的基于忆阻的操作性条件反射电路，其特征在于，所述电压模块II包括忆阻M3、忆阻M4、电容C2、电阻R
13
、运算放大器OP5，所述突触模块II包括忆阻M6、电阻R
15
、运算放大器OP6、数学运算单元ABM2、运算放大器OP7、运算放大器OP8、电源V6和电源V7；忆阻M3的K极和忆阻M4的K极均与运算放大器OP2的输出端相连接，忆阻M3的A极和忆阻M4的A极均与运算放大器OP5的反相输入端相连接，运算放大器OP5的反相输入端与运算放大器OP5的输出端之间连接有电阻R
13
，电阻R
13
上并联有电容C2，运算放大器OP5的输出端分别与忆阻M6的K极、数学运算单元ABM2的IN2输入端相连接，忆阻M6的A极与运算放大器OP6的反相输入端相连接，运算放大器OP6的反相输入端与运算放大器OP6的输出端之间连接有电阻R
15
，运算放大器OP6的输出端与数学运算单元ABM2的IN1输入端相连接，数学运算单元ABM2的OUT输出端分别与运算放大器OP7的正相输入端、运算放大器OP8的反相输入端相连接，运算放大器OP7的反相输入端与电源V6的正极相连接，运算放大器OP7的输出端分别与抑制信号判断模块I、抑制信号接收处理模块II相连接，运算放大器OP8的正相输入端与电源V7的正极相连接，运算放大器OP8的输出端分别与促进信号判断模块I、促进信号接收处理模块II相连接；运算放大器OP5的正相输入端、运算放大器OP6的正相输入端、电源V6的负极和电源V7的负极均接地。6.根据权利要求5所述的基于忆阻的操作性条件反射电路，其特征在于，所述抑制信号判断模块I包括与门D2、压控开关S3、电压脉冲源V3和电阻R
16
；所述抑制信号接收处理模块Ⅰ包括忆阻M7、运算放大器OP9和电阻R
17
；所述抑制信号恢复模块I包括压控开关S5和电阻R
18
；所述与门D2的输入端分别与脉冲电源信号、运算放大器OP7的输出端相连接，与门D2的输出端与压控开关S3的正相输入端相连接，压控开关S3的反相输入端接地，压控开关S3的第一触
点分别与忆阻M7的K极、电阻R
16
的一端相连接，压控开关S3的第二触点与电压脉冲源V3的正极相连接，电压脉冲源V3的负极分别与电阻R
16
的另一端、压控开关S5的正相输入端相连接，电压脉冲源V3的负极接地，忆阻M7的A极与运算放大器OP9的反相输入端相连接，运算放大器OP9的反相输入端与运算放大器OP9的输出端之间连接有电阻R
17
，运算放大器OP9的正相输入端接地，运算放大器OP9的输出端与电阻R5的另一端相连接，压控开关S5的第一触点与电阻R
18
的一端相连接，压控开关S5的第二触点与电阻R5的另一端相连接，电阻R
18
的另一端和压控开关S5的反相输入端均接地；所述抑制信号判断模块II包括NMOS管T1、电阻R
29
、电源V8和电源V9；所述抑制信号接收处理模块II包括忆阻M8、电容C3、电阻R
19
、运算放大器OP
10
、电压求和单元SUM1、运算放大器OP
11
和电源V
10
；所述NMOS管T1的栅极与运算放大器OP
17
的输出端相连接，NMOS管T1的漏极分别与电阻R
29
的一端、忆阻M8的A极相连接，电阻R
29
的另一端与电源V8的正极相连接，电源V8的负极接地，NMOS管T1的源极与电源V9的正极相连接，电源V9的负极接地，忆阻M8的K极与运算放大器OP
10
的反相输入端相连接，运算放大器OP
10
的反相输入端与运算放大器OP
10
的输出端之间连接有电阻R
19
，电阻R
19
上并联有电...

【专利技术属性】
技术研发人员：孙军伟，王洋洋，郭佳，杨建领，燕奕霖，单占江，肖萧，王英聪，王延峰，王妍，凌丹，刘鹏，方洁，黄春，余培照，李盼龙，
申请(专利权)人：郑州轻工业大学，
类型：发明
国别省市：