一种提高存算一体阵列计算精度的电路和方法技术

本发明专利技术公开一种提高存算一体阵列计算精度的电路和方法，本方法使用电路串联来替代大量的解方程组过程，提高了神经态计算中的速率。本发明专利技术不仅可以在神经态计算中使用，也可以在其它使用大规模阵列进行多值存储中进行精度恢复。与进行整个阵列的基尔霍夫方程组计算方法对互连电阻效应和潜路问题的归一化模拟精度达到了99%以上。拟精度达到了99%以上。拟精度达到了99%以上。

【技术实现步骤摘要】
一种提高存算一体阵列计算精度的电路和方法


[0001]本专利技术涉及存储器领域，具体是一种提高存算一体阵列计算精度的电路和方法。

技术介绍

[0002]目前运用在人工智能计算中的存储器包括阻变存储器、相变存储器、铁电隧穿结等。这些存储器通过不同的方式实现了多值存储的功能，并且可以通过加入一定量的电压或电流，可重复的实现电阻的变化。
[0003]随着存储器阵列的扩大以及对计算精度要求的提高，阵列中的互连电阻效应和潜路问题对计算的影响也越来越大，而运用传统的方法，通过对整个阵列使用解基尔霍夫方程组来将互连电阻效应和潜路问题纳入训练过程需要很大的计算量。因此，快速的获得互连电阻效应和潜路问题的计算结果是非常必要的。
[0004]图1给出了理想状态下使用存储器阵列进行多重累计计算(MAC)的示意图。输出电流I是流经这一列的所有存储器的电流和，且与其它列的存储器存储状态没有关系。当改变输入的电压或其中某些存储器的存储状态时，输出的电流会得到相应的改变。这就使输出的电流与这一列中每一个存储器的存储状态和输入电压都形成了一个对应关系。
...

【技术保护点】

【技术特征摘要】
1.一种提高存算一体阵列计算精度的电路，其特征在于：包括第一附加电路和第二附加电路，第一附加电路连接于存算一体阵列的输入字线处，其大小与存算一体阵列的行数相同，包括m个串联在存算一体阵列每行输入处的第一补偿元件，m为存算一体阵列的行数；第二附加电路连接于存算一体阵列的输出位线处，其大小与存算一体阵列的列数相同，包括n个串联在存算一体阵列每列输出处的第二补偿元件，n为存算一体阵列的列数；第一附加电路、第二附加电路与存算一体阵列串联，从而实现对存算一体阵列的阻值修正；第一补偿元件和第二补偿元件均为电阻性元件。2.根据权利要求1所述的提高存算一体阵列计算精度的电路，其特征在于：第一补偿元件和第二补偿元件为电阻、三极管或者MOS管。3.根据要求要求1所述的提高存算一体阵列计算精度的电路，其特征在于：第一补偿元件的阻值为R
bi
为第i行第一补偿元件的阻值，m为存算一体阵列的行数，i∈[1,m]，R
bl
是位线上的线电阻，R
i
是第i行字线所对应的存储单元的阻值。4.根据权利要求1所述的提高存算一体阵列计算精度的电路，其特征在于：第二补偿元件的阻值为R
wj
为第j列第二补偿元件的阻值，n为存算一体阵列的列数，j∈[1,n]，R
wl
是字线上的线电阻，R
j
是第j列字线所对应的存储单元的阻值。5.根据权利要求1所述的提高存算一体阵列计算精度的电路，其特征在于：依据存算一体阵列的线电阻和阵列规模重构第一附加电路和第二附加电路。6.根据权利要求1所述的提高存算一体阵列计算精度的电路，其特征在于：相同大小且制作工艺相同的存算一体阵列使用相同的第一附加电路和第二附加电路。7.一种提高存算一体阵列计算速度的方法，其特征在于：包括以下步骤：S01)、输入存算一体阵列线电阻的阻值，线电阻包括位线上的线电阻R
bl
和字线上的线电阻R
wl
；...

【专利技术属性】
技术研发人员：陈杰智，唐鸣丰，席义方，
申请(专利权)人：山东大学，
类型：发明
国别省市：