半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构和侧墙露出的所述基底上形成有介质层，所述介质层露出所述伪栅结构的顶部；去除部分高度的所述侧墙，形成剩余侧墙；形成所述剩余侧墙后，去除所述伪栅结构，在所述介质层中形成栅极开口，所述栅极开口适于形成器件栅结构。在去除部分高度的侧墙的步骤中，所述伪栅结构的高度为初始高度，其高度较大，因此，所述伪栅结构对其下方的基底的保护作用显著，去除部分高度的侧墙所采用的工艺对伪栅结构下方的基底的影响较小，从而降低了伪栅结构下方的基底受损的概率，进而提高了半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构和侧墙露出的所述基底上形成有介质层，所述介质层露出所述伪栅结构的顶部；/n去除部分高度的所述侧墙，形成剩余侧墙；/n形成所述剩余侧墙后，去除所述伪栅结构，在所述介质层中形成栅极开口，所述栅极开口适于形成器件栅结构。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构和侧墙露出的所述基底上形成有介质层，所述介质层露出所述伪栅结构的顶部；
去除部分高度的所述侧墙，形成剩余侧墙；
形成所述剩余侧墙后，去除所述伪栅结构，在所述介质层中形成栅极开口，所述栅极开口适于形成器件栅结构。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述伪栅结构的步骤包括：采用远程等离子体刻蚀工艺，去除部分高度的所述伪栅结构；
在所述远程等离子体刻蚀工艺后，采用湿法刻蚀工艺，去除剩余的所述伪栅结构。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，去除部分高度的所述伪栅结构的步骤中，去除所述剩余侧墙露出的所述伪栅结构。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用刻蚀工艺，去除部分高度的所述侧墙，所述刻蚀工艺对所述侧墙和伪栅结构的刻蚀选择比大于或等于3，所述刻蚀工艺对所述侧墙和介质层的刻蚀选择比大于或等于3。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，采用等离子体干法刻蚀工艺，去除部分高度的所述侧墙。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底包括衬底以及凸出于所述衬底的鳍部；
所述伪栅结构横跨所述鳍部，且覆盖所述鳍部的...

【专利技术属性】
技术研发人员：纪世良，刘盼盼，张海洋，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津;12