【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造
,尤其涉及一种半导体结构的形成方法。
技术介绍
随着半导体器件集成度的提高,晶体管的关键尺寸不断缩小。然而,随着晶体管尺寸的急剧减小,栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大,使晶体管的沟道漏电流增大。鳍式场效应晶体管(FinField-EffectTransistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部,栅极覆盖鳍部的顶面和侧壁,从而使反型层形成在沟道各侧上,可于鳍部的两侧控制电路的接通与断开。然而,现有的鳍式场效应晶体管的短沟道效应仍然较严重。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法,减小晶体管的沟道漏电流。本专利技术实施例提供一种半导体结构的形成方法,包括:提供衬底;在所述衬底上形成伪栅极;形成覆盖所述伪栅极侧壁的第一侧墙;在所述衬底上形成介质层,所述介质层覆盖所述第一侧墙侧壁并暴露出所述伪栅极顶部表面;去除所述伪栅极和所述第一 ...
【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:/n提供衬底;/n在所述衬底上形成伪栅极;/n形成覆盖所述伪栅极侧壁的第一侧墙;/n在所述衬底上形成介质层,所述介质层覆盖所述第一侧墙侧壁并暴露出所述伪栅极顶部表面;/n去除所述伪栅极和所述第一侧墙,在所述介质层中形成开口;/n在所述开口中形成栅极。/n
【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成伪栅极;
形成覆盖所述伪栅极侧壁的第一侧墙;
在所述衬底上形成介质层,所述介质层覆盖所述第一侧墙侧壁并暴露出所述伪栅极顶部表面;
去除所述伪栅极和所述第一侧墙,在所述介质层中形成开口;
在所述开口中形成栅极。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成所述第一侧墙的步骤包括:
形成覆盖所述伪栅极顶部和侧壁的第一侧墙层;
对所述第一侧墙层进行回刻蚀,去除所述伪栅极顶部的第一侧墙层,形成所述第一侧墙。
3.根据权利要求2所述的半导体结构的形成方法,其特征在于,形成所述第一侧墙的步骤还包括:形成所述第一侧墙层之前,形成第一掩膜层,所述第一掩膜层位于所述伪栅极顶部。
4.根据权利要求3所述的半导体结构的形成方法,其特征在于,形成所述掩膜结构和伪栅极的步骤包括:
在所述衬底上形成伪栅极层;
在所述伪栅极层上形成图形化的第一掩膜层;
以所述第一掩膜层为掩膜对所述伪栅极进行刻蚀,形成栅极。
5.根据权利要求3所述的半导体结构的形成方法,其特征在于,所述第一掩膜层的材料包括含碳介电材料。
6.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述第一掩膜层的材料为碳氧化硅、碳氮化硅、碳氮硼化硅、碳氧化锗或碳氮氧化锗。
7.根据权利要求4所述的半导体结构的形成方法,其特征在于,形成所述第一侧墙的步骤还包括:在所述伪栅极层上形成第二掩膜层;所述第二掩膜层位于所述第一掩膜层上。
8.根据权利要求7所述的半导体结构的形成方法,其特征在于,在对所述第一侧墙层进行回刻蚀的过程中,所述第一掩膜层材料刻蚀速率小于所述第二掩膜层材料的刻蚀速率。
9.根据权利要求7所述的半导体结构的形成方法,其特征在于,在对所述伪栅极进行刻蚀的过程中,所述第一掩膜层的刻蚀速率...
【专利技术属性】
技术研发人员:赵猛,
申请(专利权)人:中芯国际集成电路制造天津有限公司,中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。