半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：形成基底，用于形成第一型晶体管，包括衬底、凸出于衬底的鳍部，鳍部上形成有一个或多个堆叠的沟道叠层；在衬底上形成覆盖鳍部侧壁的隔离层；在隔离层上形成横跨沟道叠层的伪栅结构；在伪栅结构两侧的沟道叠层中形成源漏掺杂区；在伪栅结构侧部的隔离层上形成层间介质层；去除伪栅结构，在层间介质层中形成栅极开口；在栅极开口底部的隔离层中掺杂第二型离子，并使第二型离子向隔离层之间的鳍部中扩散形成反型掺杂区，第二型与第一型的掺杂类型不同；去除沟道叠层中的牺牲层，形成通槽；在栅极开口和通槽中形成栅极结构，栅极结构包围沟道层。本发明专利技术实施例有利于优化半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不不断缩短晶体管的沟道长度。为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：形成基底，用于形成第一型晶体管，所述基底包括衬底、以及凸出于本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n形成基底，用于形成第一型晶体管，所述基底包括衬底、以及凸出于衬底的鳍部，所述鳍部上形成有一个或多个堆叠的沟道叠层，每一个所述沟道叠层包括牺牲层以及位于所述牺牲层上的沟道层；/n在所述衬底上形成覆盖所述鳍部侧壁的隔离层，所述隔离层的顶面与所述鳍部的顶面相齐平；/n在所述隔离层上形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶部和部分侧壁；/n在所述伪栅结构两侧的沟道叠层中形成源漏掺杂区；/n在所述伪栅结构侧部的隔离层上形成层间介质层，所述层间介质层覆盖所述源漏掺杂区；/n去除所述伪栅结构，在所述层间介质层中形成栅极开口，所述...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
形成基底，用于形成第一型晶体管，所述基底包括衬底、以及凸出于衬底的鳍部，所述鳍部上形成有一个或多个堆叠的沟道叠层，每一个所述沟道叠层包括牺牲层以及位于所述牺牲层上的沟道层；
在所述衬底上形成覆盖所述鳍部侧壁的隔离层，所述隔离层的顶面与所述鳍部的顶面相齐平；
在所述隔离层上形成横跨所述沟道叠层的伪栅结构，所述伪栅结构覆盖所述沟道叠层的部分顶部和部分侧壁；
在所述伪栅结构两侧的沟道叠层中形成源漏掺杂区；
在所述伪栅结构侧部的隔离层上形成层间介质层，所述层间介质层覆盖所述源漏掺杂区；
去除所述伪栅结构，在所述层间介质层中形成栅极开口，所述栅极开口暴露出沟道叠层的部分侧壁和隔离层；
在所述栅极开口底部的隔离层中掺杂第二型离子，并使所述第二型离子向隔离层之间的鳍部中扩散，在所述鳍部中形成反型掺杂区，所述第二型与第一型的掺杂类型不同；
在形成所述反型掺杂区后，去除所述沟道叠层中的牺牲层，形成通槽，所述通槽由相邻的沟道层围成，或者，所述通槽由与鳍部相邻的沟道层和鳍部围成；
在所述栅极开口和通槽中形成栅极结构，所述栅极结构包围所述沟道层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成基底的步骤中，所述沟道叠层顶部上还形成有顶部牺牲层；
在形成所述栅极开口的步骤中，栅极开口暴露出顶部牺牲层的顶部和侧壁、沟道叠层的部分侧壁和隔离层；
以所述顶部牺牲层为掩膜，在所述栅极开口底部的隔离层中掺杂第二型离子；
在去除沟道叠层中的牺牲层的步骤中，还去除所述顶部牺牲层。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述形成基底的步骤中，所述顶部牺牲层的侧壁与所述沟道叠层以及鳍部的侧壁相齐平；
在形成所述隔离层后，形成伪栅结构之前，所述半导体结构的形成方法还包括：对所述沟道叠层的侧壁进行减薄处理。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述隔离层的步骤包括：在所述鳍部和沟道叠层侧部的衬底上形成初始隔离层，所述初始隔离层暴露出所述顶部牺牲层的顶部和侧壁；回刻蚀部分厚度的所述初始隔离层，使剩余的初始隔离层暴露出所述沟道叠层的侧壁且覆盖所述鳍部的侧壁，剩余的初始隔离层作为所述隔离层。
所述半导体结构的形成方法还包括：在形成初始隔离层之后，回刻蚀部分厚度的所述初始隔离层之前，在所述初始隔离层暴露出的顶部牺牲层侧壁形成保护层；
在对所述沟道叠层的侧壁进行减薄处理的步骤中，以所述隔离层和保护层为掩膜，对所述沟道叠层的侧壁进行减薄处理；
在进行所述减薄处理后，形成所述伪栅结构之前，所述半导体结构的形成方法还包括：去除所述保护层。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，去除所述保护层。


6.如权利要求3所述的半导体结构的形成方法，其特征在于，对沟道叠层的侧壁进行减薄处理的步骤中，对所述沟道叠层单侧侧壁减薄的厚度为1nm至5nm。


7.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述沟道叠层的侧壁进行减薄处理的步骤包括：采用刻蚀工艺，对所述沟道叠层的侧壁进行减薄处理。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述刻蚀工艺包括各向同性的干法刻蚀工艺。


9.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述沟道叠层的侧壁进行减薄处理的...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津;12