半导体封装件制造技术

提供了一种半导体封装件。所述半导体封装件可以包括封装基底、半导体芯片、信号凸块以及第一散热凸块和第二散热凸块。半导体芯片可以堆叠在封装基底的上表面上，具有呈不同的散热效率的第一区域和第二区域。第二温度可以比第一温度高。信号凸块可以布置在半导体芯片之间。第一散热凸块可以以第一节距布置在第一区域中的半导体芯片之间。第二散热凸块可以以比第一节距窄的第二节距布置在第二区域中的半导体芯片之间。从半导体芯片的第二区域产生的热可以通过可以彼此相对紧密地布置的第二散热凸块消散。

【技术实现步骤摘要】
半导体封装件本申请要求于2020年2月26日在韩国知识产权局(KIPO)提交的第10-2020-0023342号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
一些示例实施例涉及一种半导体封装件和/或一种制造该半导体封装件的方法。更具体地，一些示例实施例涉及包括堆叠的高带宽存储器(HBM)芯片的半导体封装件和/或制造该半导体封装件的方法。
技术介绍
通常，高带宽存储器(HBM)芯片可以堆叠在封装基底的上表面上。HBM芯片可以经由信号凸块而与封装基底电连接。此外，为了消散从HBM芯片产生的热，可以在HBM芯片之间布置散热凸块。根据相关技术，例如在操作期间，堆叠的HBM芯片的中央部分可以具有比堆叠的HBM芯片的边缘部分的温度高的温度。然而，散热凸块可以被布置成以相同的节距彼此间隔开。因此，堆叠的HBM芯片的具有相对高的温度的中央部分会具有低散热效果。
技术实现思路
一些示例实施例提供了一种具有改善的散热特性的半导体封装件。一些示例实施例也提供了一种制造上面提及的堆叠封装件的方法。根据一些示例实施例，一种半导体封装件可以包括封装基底、多个半导体芯片、多个信号凸块、多个第一散热凸块和多个第二散热凸块。所述多个半导体芯片可以堆叠在封装基底的上表面上。所述半导体芯片可以具有第一区域和第二区域。所述多个信号凸块可以布置在半导体芯片之间。所述多个第一散热凸块可以以第一节距布置在第一区域中的多个半导体芯片之间。所述多个第二散热凸块可以以比第一节距窄的第二节距布置在第二区域中的所述多个半导体芯片之间，使得第二区域具有比第一区域的散热效率高的散热效率。根据一些示例实施例，一种半导体封装件可以包括封装基底、多个半导体芯片、多个信号凸块和多个散热凸块。所述多个半导体芯片可以堆叠在封装基底的上表面上。所述多个信号凸块可以布置在所述多个半导体芯片之间。所述多个散热凸块可以从所述多个半导体芯片的边缘部分至所述多个半导体芯片的中央部分以逐渐减小的节距布置在所述多个半导体芯片之间。根据一些示例实施例，一种半导体封装件可以包括封装基底、多个高带宽存储器(HBM)芯片、多个信号凸块、多个第一散热凸块、多个第二散热凸块和底部填充层。所述多个HBM芯片可以堆叠在封装基底的上表面上。所述多个HBM芯片可以具有边缘区域和中央区域。所述多个HBM芯片中的每个可以包括多个信号柱、以第一节距布置在边缘区域中的多个第一散热柱以及以不大于第一节距的1/2倍的第二节距布置在中央区域中的多个第二散热柱。所述多个信号凸块可以布置在所述多个HBM芯片之间。所述多个信号凸块可以电连接到所述多个信号柱。所述多个第一散热凸块可以以第一节距布置在边缘区域中。所述多个第一散热凸块可以连接到所述多个第一散热柱。所述多个第二散热凸块可以以第二节距布置在中央区域中。所述多个第二散热凸块可以连接到所述多个第二散热柱，使得中央部分可以具有比边缘部分的散热效率高的散热效率。底部填充层可以在多个HBM芯片之间，可以围绕所述多个信号凸块、所述多个第一散热凸块和所述多个第二散热凸块。根据一些示例实施例，可以提供一种制造半导体封装件的方法。在制造半导体封装件的方法中，多个半导体芯片可以堆叠在封装基底的上表面上。所述多个半导体芯片可以具有第一区域和第二区域。多个信号凸块可以布置在所述多个半导体芯片之间。多个第一散热凸块可以以第一节距布置在第一区域中的所述多个半导体芯片之间。多个第二散热凸块可以以比第一节距窄的第二节距布置在第二区域中的所述多个半导体芯片之间，使得第二区域可以具有比第一区域的散热效率高的散热效率。根据一些示例实施例，堆叠的半导体芯片的高温区域中的第二散热凸块的第二节距可以比堆叠的半导体芯片的低温区域中的第一散热凸块的第一节距窄，使得堆叠的半导体芯片的高温区域中的第二散热凸块的数量可以增加。因此，从堆叠的半导体芯片的高温区域产生的热可以通过彼此相对紧密布置的第二散热凸块有效地消散。结果，半导体封装件可以具有低耐热性。附图说明通过结合附图进行的以下详细描述，将更清楚地理解一些示例实施例。图1至图13表示如在此所描述的一些示例实施例的非限制性示例。图1是示出根据一些示例实施例的半导体封装件的剖视图；图2是示出图1中的半导体封装件的信号凸块的剖视图；图3是示出图1中的半导体封装件的第一半导体芯片的平面图；图4至图6是示出制造图1中的半导体封装件的方法的剖视图；图7是示出根据一些示例实施例的半导体封装件的剖视图；图8是示出图7中的半导体封装件的第一半导体芯片的平面图；图9是示出根据一些示例实施例的半导体封装件的剖视图；图10是示出图9中的半导体封装件的第一半导体芯片的平面图；图11是示出根据一些示例实施例的半导体封装件的剖视图；图12是示出根据一些示例实施例的半导体封装件的剖视图；以及图13是示出根据一些示例实施例的半导体封装件的剖视图。具体实施方式当在本说明书中结合数值使用术语“约”或“基本上”时，旨在相关数值包括在所陈述数值周围的制造或操作容差(例如，±10％)。此外，当结合几何形状使用词语“总体上”和“基本上”时，旨在不要求几何形状的精度，但是形状的界限在公开的范围内。此外，不管数值或形状是否被修饰为“约”或“基本上”，将理解的是，这些值和形状应该被解释为包括在所陈述的数值或形状周围的制造或操作容差(例如，±10％)。在下文中，将参照附图详细解释一些示例实施例。图1是示出根据一些示例实施例的半导体封装件的剖视图，图2是示出图1中的半导体封装件的信号凸块的剖视图，图3是示出图1中的半导体封装件的第一半导体芯片的平面图。参照图1至图3，本示例实施例的半导体封装件100可以包括封装基底110、多个半导体芯片(例如，诸如第一半导体芯片至第四半导体芯片120、130、140和150的多个半导体芯片)、信号凸块190、信号柱192、第一散热凸块170、第二散热凸块172、第一散热柱180、第二散热柱182、底部填充层200、模制构件210和外部端子220。封装基底110可以包括信号柱。每个信号柱可以与贯穿硅过孔(TSV，也称为“硅通孔”)对应。信号柱可以竖直地布置在封装基底110中。具体地，信号柱可以布置在封装基底110的中央部分处。每个信号柱可以包括通过封装基底110的上表面暴露的上端以及通过封装基底110的下表面暴露的下端。封装基底110可以被称为缓冲基底。第一半导体芯片至第四半导体芯片120、130、140和150可以顺序地堆叠在封装基底110的上表面的中央部分上。第一半导体芯片至第三半导体芯片120、130和140中的每个可以包括信号柱192。信号柱192可以竖直地布置在第一半导体芯片至第三半导体芯片120、130和140中的每个中。具体地，信号柱192可以布置在第一半导体芯片至第三半导体芯片120、130和140的中央部分处。每个信号柱192可以包括通过第一半导体本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：/n封装基底；/n多个半导体芯片，堆叠在封装基底的上表面上，所述多个半导体芯片包括第一区域和第二区域；/n多个信号凸块，布置在所述多个半导体芯片之间；/n多个第一散热凸块，以第一节距布置在第一区域中的所述多个半导体芯片之间；以及/n多个第二散热凸块，以第二节距布置在第二区域中的所述多个半导体芯片之间，第二节距比第一节距窄使得第二区域具有比第一区域的散热效率高的散热效率。/n

【技术特征摘要】
20200226 KR 10-2020-00233421.一种半导体封装件，所述半导体封装件包括：
封装基底；
多个半导体芯片，堆叠在封装基底的上表面上，所述多个半导体芯片包括第一区域和第二区域；
多个信号凸块，布置在所述多个半导体芯片之间；
多个第一散热凸块，以第一节距布置在第一区域中的所述多个半导体芯片之间；以及
多个第二散热凸块，以第二节距布置在第二区域中的所述多个半导体芯片之间，第二节距比第一节距窄使得第二区域具有比第一区域的散热效率高的散热效率。


2.根据权利要求1所述的半导体封装件，其中，
第二区域与所述多个半导体芯片的中央部分对应，
第一区域与所述多个半导体芯片的边缘部分对应，并且
第一区域围绕第二区域。


3.根据权利要求1所述的半导体封装件，其中，第二节距不大于第一节距的1/2倍。


4.根据权利要求3所述的半导体封装件，其中，
第一节距为60μm，并且
第二节距不大于30μm。


5.根据权利要求1所述的半导体封装件，其中，所述多个第一散热凸块和所述多个第二散热凸块位于所述多个信号凸块的两侧处。


6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
散热器，位于所述多个半导体芯片之中的最上面的半导体芯片的上表面上。


7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第三散热凸块，其中，
所述多个半导体芯片还包括第三区域，
第三散热凸块以比第二节距窄的第三节距布置在第三区域中的所述多个半导体芯片之间，使得第三区域具有比第二区域的散热效率高的散热效率。


8.根据权利要求7所述的半导体封装件，其中，
第三区域与所述多个半导体芯片的中央部分对应，第一区域与所述多个半导体芯片的边缘部分对应，并且
第二区域位于第一区域与第三区域之间。


9.根据权利要求1所述的半导体封装件，其中，所述多个信号凸块还位于封装基底与所述多个半导体芯片之中的最下面的半导体芯片之间。


10.根据权利要求1所述的半导体封装件，其中，所述多个第一散热凸块和所述多个第二散热凸块还位于封装基底与所述多个半导体芯片之中的最下面的半导体芯片之间。


11.根据权利要求1所述的半导体封装件，其中，所述多个半...

【专利技术属性】
技术研发人员：宋炫俊，吴恩洁，姜亨汶，高廷旼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR