半导体装置以及半导体装置的制造方法制造方法及图纸

半导体装置以及半导体装置的制造方法。一种半导体装置包括：层叠结构，其具有彼此交替地层叠的多个绝缘层和多个导电层；在层叠结构上的硬掩模图案；穿透硬掩模图案和层叠结构的沟道结构；插置在多个绝缘层和沟道结构之间的多个绝缘图案，其中，绝缘图案比硬掩模图案的侧壁朝着沟道结构突出更远；以及插置在层叠结构和沟道结构之间的存储器层，其中，该存储器层填充多个绝缘图案之间的空间。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法
各种实施方式总体上涉及电子装置，更具体地，涉及一种半导体装置以及该半导体装置的制造方法。
技术介绍
非易失性存储器装置即使在没有电源的情况下也保持所存储的数据。由于增加存储器单元以单层形成在基板上方的二维非易失性存储器装置的集成密度的限制，已提出了存储器单元在垂直方向上层叠在基板上方的三维非易失性存储器装置。三维非易失性存储器装置可包括彼此交替地层叠的层间绝缘层和栅电极以及穿过层间绝缘层和栅电极的沟道层，并且存储器单元可沿着沟道层层叠。已开发出各种结构和制造方法以改进三维非易失性存储器装置的操作可靠性。
技术实现思路
根据实施方式，一种半导体装置可包括：层叠结构，其具有彼此交替地层叠的多个绝缘层和多个导电层；硬掩模图案，其在层叠结构上；沟道结构，其穿透硬掩模图案和层叠结构；多个绝缘图案，其插置在绝缘层和沟道结构之间，其中，绝缘图案比硬掩模图案的侧壁朝着沟道结构突出更远；以及存储器层，其插置在层叠结构和沟道结构之间，其中，存储器层填充多个绝缘图案之间的空间。>根据实施方式，一种本文档来自技高网...

【技术保护点】
1.一种半导体装置，该半导体装置包括：/n层叠结构，该层叠结构具有彼此交替地层叠的多个绝缘层和多个导电层；/n硬掩模图案，该硬掩模图案在所述层叠结构上；/n沟道结构，该沟道结构穿透所述硬掩模图案和所述层叠结构；/n多个绝缘图案，多个所述绝缘图案插置在多个所述绝缘层和所述沟道结构之间，其中，所述绝缘图案比所述硬掩模图案的侧壁朝着所述沟道结构突出更远；以及/n存储器层，该存储器层插置在所述层叠结构和所述沟道结构之间，其中，该存储器层填充多个所述绝缘图案之间的空间。/n

【技术特征摘要】
20200220 KR 10-2020-00212841.一种半导体装置，该半导体装置包括：
层叠结构，该层叠结构具有彼此交替地层叠的多个绝缘层和多个导电层；
硬掩模图案，该硬掩模图案在所述层叠结构上；
沟道结构，该沟道结构穿透所述硬掩模图案和所述层叠结构；
多个绝缘图案，多个所述绝缘图案插置在多个所述绝缘层和所述沟道结构之间，其中，所述绝缘图案比所述硬掩模图案的侧壁朝着所述沟道结构突出更远；以及
存储器层，该存储器层插置在所述层叠结构和所述沟道结构之间，其中，该存储器层填充多个所述绝缘图案之间的空间。


2.根据权利要求1所述的半导体装置，其中，所述绝缘图案和所述绝缘层具有不同的物质性质。


3.根据权利要求1所述的半导体装置，其中，各个所述绝缘图案包括面向各个所述绝缘层的第一表面和面向所述沟道结构的第二表面，并且
其中，所述第一表面和所述第二表面中的每一个包括曲面。


4.根据权利要求1所述的半导体装置，其中，各个所述绝缘图案包括面向各个所述绝缘层的第一表面和面向所述沟道结构的第二表面，并且
其中，所述第一表面包括曲面，并且所述第二表面包括平面。


5.根据权利要求1所述的半导体装置，其中，各个所述绝缘图案包括第一部分和第二部分，所述第一部分插置在多个所述导电层之间，所述第二部分比各个所述导电层的侧壁突出更远。


6.根据权利要求5所述的半导体装置，其中，所述第二部分的宽度大于所述第一部分的宽度。


7.根据权利要求5所述的半导体装置，其中，所述第二部分的宽度与所述第一部分的宽度相同。


8.根据权利要求5所述的半导体装置，其中，所述第二部分的宽度小于所述第一部分的宽度。


9.根据权利要求5所述的半导体装置，其中，各个所述绝缘图案的第二部分的宽度不同于各个所述绝缘层的宽度。


10.根据权利要求1所述的半导体装置，其中，所述存储器层包括围绕所述沟道结构的侧壁的数据存储层，该数据存储层延伸到所述硬掩模图案的侧壁，并且
其中，所述数据存储层包括在多个所述绝缘图案之间突出的突起。
...

【专利技术属性】
技术研发人员：金昶汉，姜仁求，金宣荣，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR