提供半导体装置、接收装置以及发送装置。半导体装置(111)包括半导体芯片(10A)和封装(20)。半导体芯片(10A)具有信号处理电路(11)、多个焊盘以及第1电阻器(16)，它们形成在半导体基板上。在半导体芯片(10A)上，多个焊盘中的第1焊盘(14)和第2焊盘(15)彼此不短路。信号处理电路(11)的信号输入端子与第2焊盘(15)连接。第1电阻器(16)设置在供给电源电位的基准电位供给端子与第1焊盘(14)之间。封装(20)的多个端子中的任意的端子(21)通过第1接合线(31)连接到第1焊盘(14)，并且通过第2接合线(32)连接到第2焊盘(15)。
【技术实现步骤摘要】
半导体装置、接收装置以及发送装置
本专利技术涉及半导体装置、接收装置以及发送装置。
技术介绍
半导体装置一般将具有由晶体管等许多个元件构成的信号处理电路和多个焊盘的半导体芯片搭载在具有与外部之间输入或输出信号的多个端子的封装中，利用由金或铜构成的细径的接合线将半导体芯片的焊盘与封装的端子彼此连接起来而构成。接合线具有寄生电感。例如，作为接合线的典型的例子，在设线长为1mm、设线直径为0.015mm的情况下，接合线的寄生电感约为0.92nH。在设信号的频率为10GHz的情况下，接合线的阻抗的绝对值为57.8Ω(＝2π×10GHz×0.92nH)。此外，与封装的端子连接的信号传输路径的特性阻抗例如为50Ω。如该例所示，接合线的阻抗的绝对值(57.8Ω)相对于信号传输路径的特性阻抗(50Ω)是无法忽视的程度的大小，这成为半导体芯片上的信号处理电路的信号处理性能劣化的因素。信号处理电路处理的信号的频率越高，该信号处理的性能越容易受到接合线的寄生电感的影响。已知有几种用于应对接合线的寄生电感的问题的技术(专利文献1～3，非专利文献1)。另外，还已知有不使用接合线而能够将半导体芯片的焊盘和端子相互电连接的封装(例如WCSP(WaferLevelChipSizePackage：晶片级芯片尺寸封装))。[专利文献1]美国专利申请公开第2010/0253435号说明书[专利文献2]美国专利第8427799号说明书[专利文献3]美国专利申请公开第2001/0015490号说明书[非专利文献1]“what-when-how，InDepthTutorialsandInformation，CircuitDesign(GPS)Part9”，[online]，[2020年2月13日检索]，因特网<URL：http://what-when-how.com/gps-galileo-dual-rf-front-end-receiver-and-design-fabrication-and-test/circuit-design-gps-part-9/>
技术实现思路
但是，在现有技术中，不能充分降低高速信号传输中的接合线的寄生电感的影响。另外，不使用接合线而能够搭载半导体芯片的封装成本高，需要高超的安装技术。本专利技术是为了解决上述问题而完成的，其目的在于提供一种能够降低接合线的寄生电感的影响的半导体装置。本专利技术的半导体装置，(1)具有信号处理电路，多个焊盘和第1电阻器，多个焊盘中的第1焊盘和第2焊盘相互不短路，在第1焊盘和基准电位供给端子之间设置第1电阻器，(1)一种半导体装置，包括：半导体芯片，具有连接到信号处理电路的信号输入端子或信号输出端子的第2焊盘；以及(2)封装，在该封装上安装有半导体芯片，并且该封装具有用于向外部输入信号或从外部输出信号的多个端子。封装的多个端子中的特定端子通过第1接合线连接到第1焊盘，并且通过第2接合线连接到第2焊盘。半导体芯片优选具有设置在第2焊盘与基准电位供给端子之间的第2电阻器。另外，半导体芯片优选具有设置在第1焊盘与第2焊盘之间的第3电阻器。(1)一种半导体装置，其具有：(1)半导体芯片，半导体芯片具有信号处理电路、多个焊盘和第1电阻器，多个焊盘中的第1焊盘和第2焊盘彼此不短路，第1电阻器设置在第1焊盘和基准电位供给端子之间，第2焊盘与信号处理电路的信号输入端子或信号输出端子连接；(2)封装，其搭载半导体芯片，具有与外部之间输入或输出信号的多个端子。封装的多个端子中的任意的特定端子通过第1接合线与第1焊盘连接，通过第2接合线与第2焊盘连接。本专利技术的接收装置具备该半导体装置和设置在封装的特定端子与基准电位供给端子之间的第4电阻器。一种半导体装置，其具有：(1)半导体芯片，半导体芯片具有信号处理电路和多个焊盘，多个焊盘中的第1焊盘和第2焊盘彼此不短路，第2焊盘与信号处理电路的信号输出端子连接；(2)封装，其搭载半导体芯片，具有与外部之间输入或输出信号的多个端子。封装的多个端子中的任意的特定端子通过第1接合线与第1焊盘连接，通过第2接合线与第2焊盘连接。本专利技术的发送装置具备该半导体装置和设置在封装的特定端子与基准电位供给端子之间的第5电阻器。在本专利技术的半导体装置中，优选半导体芯片具有与第1焊盘连接的静电放电(ESD)保护元件。根据本专利技术，能够降低接合线的寄生电感的影响。附图说明图1是示出第1比较例的半导体装置211的结构的图。图2是示出第1比较例的半导体装置212的结构的图。图3是示出第2比较例的半导体装置221的结构的图。图4是示出第2比较例的半导体装置222的结构的图。图5是表示第1实施方式的半导体装置111的结构的图。图6是表示第1实施方式的半导体装置112的结构的图。图7是表示等效电路的图。图8是表示第2实施方式的半导体装置121的结构的图。图9是表示第2实施方式的半导体装置122的结构的图。图10是表示第3实施方式的半导体装置131的结构的图。图11是表示第3实施方式的半导体装置132的结构的图。图12是表示第4实施方式的半导体装置141的结构的图。图13是示出根据第4实施方式的半导体装置142的结构的图。图14是表示具备第5实施方式的半导体装置151以及第4电阻器40的接收装置1的结构的图。图15是表示具备第5实施方式的半导体装置152以及第5电阻器80的发送装置2的结构的图。图16是示出具备接收装置1和发送装置2的收发系统的图。具体实施方式以下，参照附图详细说明用于实施本专利技术的方式。另外，在附图的说明中，对相同要素标注相同标号，省略重复的说明。本专利技术并不限定于这些例示，由权利要求书表示，包括与权利要求书等同的意思及范围内的所有变更。以下，在对比较例的结构进行说明之后，对实施方式的结构进行说明。另外，在各比较例以及各实施方式中说明两个方式。一种方式在半导体芯片的信号输入侧具有特征，另一种方式在半导体芯片的信号输出侧具有特征。(第1比较例)图1是示出第1比较例的半导体装置211的结构的图。该半导体装置211具备半导体芯片10X和封装20，并且接收在信号传输路径3中传输来的信号。半导体芯片10X具有信号处理电路11、ESD保护元件12、13、多个焊盘和电阻器16，它们形成在半导体基板内或半导体基板上。信号处理电路11由晶体管等许多个元件构成。信号处理电路11的种类是任意的。信号处理电路11例如是逻辑电路、高频差动放大器、低噪声放大器等。信号处理电路11的信号输入端子与多个焊盘中的任一个焊盘14连接。ESD保护元件12、13是为了保护信号处理电路11不受从外部侵入的静电等浪涌电压的影响或者防止信号处理电路11的误动作而设置的，例如是二极管。一个ESD保护元件12设置在供给电源电位的基准电位供给端子与焊盘14之间。另本文档来自技高网...
【技术保护点】
1.一种半导体装置，其具有：/n半导体芯片，所述半导体芯片具有信号处理电路、多个焊盘和第1电阻器，所述多个焊盘中的第1焊盘和第2焊盘彼此不短路，所述第1电阻器设置在所述第1焊盘和基准电位供给端子之间，所述第2焊盘与所述信号处理电路的信号输入端子或信号输出端子连接；以及/n封装，其搭载所述半导体芯片，具有与外部之间输入或输出信号的多个端子，/n所述封装的所述多个端子中的任意的特定端子通过第1接合线与所述第1焊盘连接，通过第2接合线与所述第2焊盘连接。/n
【技术特征摘要】
20200213 JP 2020-0224291.一种半导体装置，其具有：
半导体芯片，所述半导体芯片具有信号处理电路、多个焊盘和第1电阻器，所述多个焊盘中的第1焊盘和第2焊盘彼此不短路，所述第1电阻器设置在所述第1焊盘和基准电位供给端子之间，所述第2焊盘与所述信号处理电路的信号输入端子或信号输出端子连接；以及
封装，其搭载所述半导体芯片，具有与外部之间输入或输出信号的多个端子，
所述封装的所述多个端子中的任意的特定端子通过第1接合线与所述第1焊盘连接，通过第2接合线与所述第2焊盘连接。
2.根据权利要求1所述的半导体装置，其中，
所述半导体芯片具有设置在所述第2焊盘与所述基准电位供给端子之间的第2电阻器。
3.根据权利要求1所述的半导体装置，其中，
所述半导体芯片具有设置在所述第1焊盘与所述第2焊盘之间的第3电阻器。
4.一种半导体装置，其具有：
半导体芯片，所述半导体芯片具有信号处理电路和多个焊盘，所述多个焊盘中的第1焊盘和第2焊盘彼此不短路，所述第2焊盘与所述信号处理电路的信号输入端子连接；以及
封装，所述封装搭载所述半导体芯片，具有与外部之间输入或输出信号的多个端子，
所述封装的所述多个端子中的任意的特定端子通过第1接合线与所述第1焊盘连接，通过第2接合线与所述第2焊盘连接。
5.一种接收装置，其具有：
权利要求4所述的半导体装置；以及
第4电阻器，其设置在所述封装的所述特定端子与基准电位供给端子之间。
6.一种半导体装置，其具有：
半导体芯片，所述半导体芯片具有信号处理电路和多个焊盘，所述多个焊盘中的第1焊盘和第2焊盘彼此不短路，所述第2焊盘与所述信号处理电路的信号输出端子连接；以及
封装，其搭载所述半导体芯片，具有与外部之间输入或输出信号的多个端子，
所述封装的所述多个端子中的任意的特定端子通过第1接合线与所述第...
【专利技术属性】
技术研发人员：小胜秀行，
申请(专利权)人：哉英电子股份有限公司，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。