发送装置、接收装置、收发装置以及收发系统制造方法及图纸

提供发送装置、接收装置、收发装置以及收发系统。本实施方式涉及即使应该传输的信号的种类增加也能够抑制外部接口的线缆的根数增加的发送装置等。该发送装置包含锁存电路、编码器、串行器、选择器。锁存电路在采样时钟所指示的定时保持多个信号各自的电平后，将所保持的多个信号作为并行数据信号而输出。编码器根据从锁存电路输出的并行数据信号，生成编码并行数据信号。串行器根据来自编码器的解码并行数据信号，生成串行数据信号。采样时钟具有速度在多个信号中的最高速信号的传输速度以上的高速的频率。

【技术实现步骤摘要】
发送装置、接收装置、收发装置以及收发系统
本专利技术涉及发送装置、接收装置、收发装置以及收发系统。
技术介绍
伴随近年来的电子设备的应用(application)的发展，在电子设备间收发的信号变得多样化。在电子设备间收发多样化的多种信号组的情况下，作为这多种信号组的传输介质的金属等的线增加，该情况对应用施加了限制。应用的一例有视频设备，视频设备的一例进而有分体型显示系统。以往的一体型显示系统在满足显示部的大型化、薄型化、轻量化的需求方面有局限性，还存在对配置和利用形式产生制约的问题。与此相对，例如专利文献1(日本特开2013-138426号公报)所公开的那样，提出了分体型显示系统，作为能够消除这样的一体型显示系统所具有的局限和制约的问题的系统。在分体型显示系统中，在分体设置的两个壳体之间收发视频信号等。作为分体型显示系统，大型的有壁挂式TV显示系统等，小型的有头戴式显示系统等。作为壳体，可列举显示部(例如液晶面板)、TV调谐部、DVD记录器和视频游戏机等。在以分体设置TV调谐部和显示部的分体型显示系统为例来进行说明时，如下所述。从TV调谐部经由外部接口向显示部发送视频信号、音频信号和各种控制信号。在显示部中，根据送来的信号，显示视频、输出音频或进行各种控制。此外，有时也从显示部经由外部接口向TV调谐部发送控制信号。作为传输视频信号的外部接口，已知有HDMI(High-DefinitionMultimediaInterface：高清晰度多媒体接口、注册商标)。HDMI还适用于分体型显示系统的外部接口。在应用HDMI2.0作为4K分体型显示系统的外部接口的情况下，能够利用1根线缆(cable)传输视频信号等。HDMI2.0的1根线缆(类型A的连接器的情况)具有包含视频系统的8根信号线、控制系统的5根信号线、和其他电源线等在内的共计19根信号线(wire)。在要应用HDMI2.0作为8K分体型显示系统的外部接口的情况下，视频传输量为4K时的4倍，因此视频信号等的传输需要4根线缆。在应用HDMI2.1作为8K分体型显示系统的外部接口的情况下，通过压缩为频带48Gbps的信号进行传输，能够使用采用了已有的连接器的1根线缆来传输8K的视频信号。即，能够利用1根线缆来实现8K的分体型显示系统。此外，还考虑如下实现4K、8K分体型显示系统的外部接口：通过非专利文献1(“V-by-One(R)HSStandardVersion1.52”、[online]、平成30年9月、ザインエレクトロニクス株式会社、[平成31年3月22日检索]、互联网＜https：//www.thine.co.jp/files/user/img/corporate/VBOSTD-V1P52-0000_Abridged％2BEdition.pdf＞)所公开的V-by-One(注册商标)来传输视频信号，通过I2S(Inter-ICSound：集成电路内置音频总线)来传输音频信号，通过I2C(Inter-IntegratedCircuit：内部集成电路)来传输控制信号。另外，V-by-One(注册商标)作为传输显示部(例如液晶面板)内的视频信号的内部接口而成为事实上的标准。
技术实现思路
专利技术人们研究上述现有技术的结果是发现了以下的课题。即，在应用HDMI2.1作为8K分体型显示系统的外部接口的情况下，信号的压缩和解压缩各处理需要时间，因此视频的显示产生延迟。此外，该压缩技术是不可逆的，因此显示的视频劣化。并且，在应用HDMI2.0作为8K分体型显示系统的外部接口的情况下，线缆根数增加。与此相对，在使用V-by-One(注册商标)作为8K分体型显示系统的外部接口来传输视频信号的情况下，能够抑制线缆的根数的增加，且即使不进行压缩也能够传输视频信号。但是，音频信号和控制信号与视频信号相比更加多样化，在对这些多样化的多种信号组分别分配信号线(wire)时，信号线的根数增加，线缆变粗。本专利技术是为了解决上述课题而完成的，其目的在于，提供一种即使应该传输的信号的种类增加也能够抑制外部接口的线缆根数增加的发送装置和接收装置。此外，目的还在于提供一种具有这些发送装置和接收装置的收发装置、以及在这些发送装置与接收装置之间收发信号的收发系统。本实施方式的发送装置将基于多个信号的串行数据信号送出到接收装置，所述多个信号包含传输速度相互不同的至少两种信号组。本实施方式的接收装置从发送装置接收基于多个信号的串行数据信号，所述多个信号包含传输速度相互不同的至少两种信号组。本实施方式的收发装置具有：本实施方式的发送装置；以及接收从不是该发送装置的其他发送装置送出的串行数据信号的本实施方式的接收装置。本实施方式的收发系统具有：本实施方式的发送装置；以及接收从该发送装置送出的串行数据信号的本实施方式的接收装置。作为一例，在本实施方式的发送装置中，锁存电路在采样时钟所指示的定时保持多个信号各自的电平后，将所保持的多个信号作为并行数据信号而输出。编码器根据来自锁存电路的并行数据信号，生成编码并行数据信号。串行器根据来自编码器的编码并行数据信号，生成串行数据信号。选择器选择训练模式信号和来自串行器的串行数据信号中的任意信号，作为送出到接收装置的信号。附图说明图1是示出收发系统100的结构例的图。图2是示出收发系统101的结构例的图。图3是示出收发系统101的动作例的图。图4是示出收发系统101的动作例的时序图。具体实施方式[本申请专利技术的实施方式的说明]首先分别单独地列举本申请专利技术的实施方式的内容来进行说明。(1)本实施方式的发送装置是将基于多个信号的串行数据信号送出到接收装置的装置，所述多个信号包含传输速度相互不同的至少两种信号组，作为发送装置的一个方式，具有锁存电路、编码器、串行器、选择器。另外，“多个信号”可以包含传输速度相同但种类不同的信号组。锁存电路具有：输入多个信号的第1输入端；第2输入端，其输入速度在多个信号中的最高速信号的传输速度以上的高速的采样时钟；以及输出并行数据信号的输出端。锁存电路在采样时钟所指示的定时保持多个信号各自的电平后，将所保持的多个信号作为并行数据信号输出。编码器具有与锁存电路的输出端电连接的输入端、和输出编码并行数据信号的输出端。编码器根据来自锁存电路的并行数据信号，生成编码并行数据信号。串行器具有与编码器的输出端电连接的输入端、和输出串行数据信号的输出端。串行器根据来自编码器的编码并行数据信号，生成串行数据信号。选择器具有：与串行器的输出端电连接的第1输入端；第2输入端，其输入用于在接收装置中进行时钟数据恢复动作的训练的训练模式信号；以及输出送出到接收装置的信号的输出端。选择器选择训练模式信号和来自串行器的串行数据信号中的任意信号，作为送出到接收装置的信号。(2)本实施方式的接收装置是从发送装置接收基于多个信号的串行数据信号的接收装置，所述多个信号包含传输速度相互不同的至少两种信号组，作为接收装置的一个方式，具有接收本文档来自技高网...

【技术保护点】
1.一种发送装置，其将基于多个信号的串行数据信号送出到接收装置，所述多个信号包含传输速度相互不同的至少两种信号组，其中，该发送装置具有：/n锁存电路，其具有输入所述多个信号的第1输入端、输入速度在所述多个信号中的最高速信号的传输速度以上的高速的采样时钟的第2输入端、和输出并行数据信号的输出端，所述锁存电路在所述采样时钟所指示的定时保持所述多个信号各自的电平后，将所保持的所述多个信号作为所述并行数据信号输出；/n编码器，其具有与所述锁存电路的所述输出端电连接的输入端、和输出编码并行数据信号的输出端，所述编码器根据来自所述锁存电路的所述并行数据信号，生成所述编码并行数据信号；/n串行器，其具有与所述编码器的所述输出端电连接的输入端、和输出所述串行数据信号的输出端，所述串行器根据来自所述编码器的所述编码并行数据信号，生成所述串行数据信号；以及/n选择器，其具有与所述串行器的所述输出端电连接的第1输入端、输入用于在所述接收装置中进行时钟数据恢复动作的训练的训练模式信号的第2输入端、和输出送出到所述接收装置的信号的输出端，所述选择器选择所述训练模式信号和来自所述串行器的所述串行数据信号中的任意信号，作为送出到所述接收装置的所述信号。/n...

【技术特征摘要】
20190328 JP 2019-0627621.一种发送装置，其将基于多个信号的串行数据信号送出到接收装置，所述多个信号包含传输速度相互不同的至少两种信号组，其中，该发送装置具有：
锁存电路，其具有输入所述多个信号的第1输入端、输入速度在所述多个信号中的最高速信号的传输速度以上的高速的采样时钟的第2输入端、和输出并行数据信号的输出端，所述锁存电路在所述采样时钟所指示的定时保持所述多个信号各自的电平后，将所保持的所述多个信号作为所述并行数据信号输出；
编码器，其具有与所述锁存电路的所述输出端电连接的输入端、和输出编码并行数据信号的输出端，所述编码器根据来自所述锁存电路的所述并行数据信号，生成所述编码并行数据信号；
串行器，其具有与所述编码器的所述输出端电连接的输入端、和输出所述串行数据信号的输出端，所述串行器根据来自所述编码器的所述编码并行数据信号，生成所述串行数据信号；以及
选择器，其具有与所述串行器的所述输出端电连接的第1输入端、输入用于在所述接收装置中进行时钟数据恢复动作的训练的训练模式信号的第2输入端、和输出送出到所述接收装置的信号的输出端，所述选择器选择所述训练模式信号和来自所述串行器的所述串行数据信号中的任意信号，作为送出到所述接收装置的所述信号。


2.根据权利要求1所述的发送装置，其中，
所述采样时钟比所述多个信号中的最高速信号的传输速度更高速且不同步。


3.根据权利要求1所述的发送装置，其中，
所述多个信号中的任意信号是音频信号，
所述采样时钟具有与所述音频信号的传输速度相同或成倍的速度的频率。


4.根据权利要求1所述的发送装置，其中，
所述多个信号中的任意信号是时钟嵌入式数据信号。


5.一种接收装置，其从发送装置接收基于多个信号的串行数据信号，所述多个信号包含传输速度相互不同的至少两种信号组，其中，该接收装置具有：
接收部，其具有输入从所述发送装置送来的训练模式信号和所述串行数据信号的输入端、输出恢复后的时钟的第1输出端、和输出恢复后的数据的第2输出端，所述接收部根据所述训练模式信号进行时钟数据恢复动作的训练，在所述训练结束后，根据从所述发送装置送来的所述串行数据信号，将所述时钟和数据恢复；
分频器，其具有与所述接收部的所述第1输出端电连接的输入端、和输出速度在所述多个信号中的最高速信号的传输速度以上的高速的采样时钟的输出...

【专利技术属性】
技术研发人员：坂井智洋，佐佐木和久，三浦贤，岩间大介，
申请(专利权)人：哉英电子股份有限公司，
类型：发明
国别省市：日本;JP