基准电流源制造技术

本发明专利技术提供基准电流源。基准电流源(SCS)具备：参照电流路径(P0)，其包含在第一固定电位(VDD)与第二固定电位(GND)之间串联连接的第一晶体管(M1)、第二晶体管(M2)及第一电阻(R1)，第一晶体管(M1)和第二晶体管(M2)都是二极管连接的晶体管；第一输出电流路径(P1)，其包含具有与第二晶体管(M2)的栅极连接的栅极且与第二晶体管(M2)一起构成电流镜的第三晶体管(M3)、以及介于第三晶体管(M3)与第一固定电位(VDD)之间的第二电阻(R2)；第二输出电流路径(P2)，其具备被提供第一输出电流路径(P1)中的第三晶体管(M3)与第二电阻(R2)之间的第三节点(N3)的电位、且流过基准电流(Is)的电压电流转换电路(40)。电流转换电路(40)。电流转换电路(40)。

【技术实现步骤摘要】
基准电流源


[0001]本公开涉及基准电流源。

技术介绍

[0002]基准电流源用于集成电路(IC)。基准电流源能够生成1个或多个基准电流。使用电流镜将基准电流提供给半导体芯片内的多个电路。基准电流能够用于决定IC内的各电路的动作点。基准电流源优选具有不易受到PVT(工艺/电压/温度)的偏差/变动的影响的结构。
[0003]非专利文献1公开了利用了Band
‑
Gap Reference(带隙基准)(BGR)、即利用了半导体的能带隙的电流源。该电流源对温度等的变动耐性高。在BGR方式中，原理上使用双极晶体管。当半导体芯片除了互补金属氧化物半导体(CMOS)电路之外还包括双极晶体管时，半导体芯片的制造成本增加。
[0004]非专利文献2公开了β
‑
倍增基准(BMR)电路(multiplier reference circuit)。以往的基准电流源即使电源电位变动，也能够生成具有实用上的稳定性的基准电流。但是，BMR在原理电路的状态下，无法补偿温度特性。
[0005]非专利文献3公开了具有多个场效应晶体管的Widlar电流源(具备CMOS电路的BMR电路)。为了进行温度补偿，需要复杂的电路。
[0006]专利文献1公开了具备电流镜的基准电流源。认为该基准电流源需要启动电路。
[0007]现有技术文献
[0008]专利文献1：日本特开2002
‑
244748号公报
[0009]非专利文献1：Behzad Razavi,“The Bandgap Reference,”IEEE Solid
‑
State Circuit Magazine,Vol.8,Issue 3,pp.9
‑
12,Summer 2016.
[0010]非专利文献2：R.Jacob Baker,“CMOS Circuit Design,Layout,and Simulation,Fourth Edition,”John Wiley&Sons,Chapter 23,July 2019.
[0011]非专利文献3：Yen
‑
Ting Wang,Degang Chen,Randall L.Geiger,“A CMOS Supply
‑
Insensitive with 13ppm/℃Temperature Coefficient Current Reference,”2014IEEE 57th International Midwest Symposium on Circuits and Systems(MWSCAS),pp.475
‑
478,August 2014).

技术实现思路

[0012]然而，在半导体结构被微细化的情况下，向内部电路供给的基准电流的电源电压变动去除比(以下，称为PSRR：Power Supply Rejection Ratio，电源抑制比)降低。因此，需要能够以简单的结构稳定地供给基准电流的基准电流源。
[0013]第一基准电流源具备：参照电流路径，其包含在第一固定电位与第二固定电位之间串联连接的第一晶体管、第二晶体管以及第一电阻，其中该第一晶体管和第二晶体管都是二极管连接的晶体管；第一输出电流路径，其包括第三晶体管以及介于所述第三晶体管与所述第一固定电位之间的第二电阻，其中该第三晶体管具有与所述第二晶体管的栅极连
接的栅极，并与所述第二晶体管一起构成电流镜；以及第二输出电流路径，其具备电压电流转换电路，其中该电压电流转换电路被提供所述第一输出电流路径中的所述第三晶体管与所述第二电阻之间的节点的电位，在所述电压电流转换电路中流过基准电流。
[0014]在第二基准电流源中，所述第二晶体管的尺寸比所述第三晶体管的尺寸大。
[0015]在第三基准电流源中，所述第二晶体管由N个晶体管构成，其中1≤N，
[0016]所述第三晶体管由M个晶体管构成，其中1≤M，构成所述第二晶体管的N个晶体管的栅极宽度的合计是构成第三晶体管的M个晶体管的栅极宽度的合计的K倍，其中1＜K。
[0017]在第四基准电流源中，所述电压电流转换电路包括：第四晶体管，其具有与所述节点连接的栅极；以及输出电阻，其连接在所述第四晶体管与所述第二固定电位之间。
[0018]在第五基准电流源中，所述第四晶体管的尺寸比所述第一晶体管的尺寸大。
[0019]在第六基准电流源中，构成所述第三晶体管的1个晶体管的栅极长度为100nm以下5nm以上。
[0020]根据本专利技术的基准电流源，能够提高基准电流的稳定性。
附图说明
[0021]图1是比较例的基准电流源的电路图。
[0022]图2是表示实施方式的基准电流源的电路图。
[0023]图3是由并联连接的多个相同晶体管构成各晶体管M2、M4、M5的基准电流源SCS的电路图。
[0024]图4是表示第一固定电位VDD(V)与基准电流Is(μA)的关系的图表。
[0025]图5是表示1个晶体管的栅极源极间电压Vgs(mV)与漏极电流Id(μA)的关系的图表。
[0026]图6是表示第一固定电位VDD(V)与参照电流Ia(μA)以及第一输出电流Ib(μA)的关系的图表。
[0027]图7是表示提供给电路元件的电压V与电流I的关系的概念性的图表。
[0028]图8是包括从基准电流源SCS取出基准电流Is的电路的装置的电路图。
[0029]图9是另一实施方式的基准电流源的电路图。
具体实施方式
[0030]以下，参照附图对各种例示的实施方式进行详细说明。此外，在各附图中，对相同或相当的部分标注相同的附图标记，并省略重复的说明。
[0031]图1是比较例的基准电流源的电路图。
[0032]图1所示的基准电流源是具备CMOS电路的β
‑
倍增基准(BMR)电路(multiplier reference circuit)(Widlar电流镜电流源)。该基准电流源包括第一上游侧晶体管M11、第二上游侧晶体管M12、第一下游侧晶体管M21和第二下游侧晶体管M22。此外，各附图所示的晶体管是金属
‑
氧化物
‑
半导体(MOS)场效应晶体管。
[0033]第一上游侧晶体管M11是P型MOS晶体管，源极与第一固定电位VDD连接。第一下游侧晶体管M21是N型MOS晶体管，漏极与第一上游侧晶体管M11的漏极连接，源极与第二固定电位GND连接。第一下游侧晶体管M21的栅极和漏极连接，即，构成二极管连接的晶体管。
[0034]第二上游侧晶体管M12是P型MOS晶体管，源极与第一固定电位VDD连接。第二下游侧晶体管M22是N型MOS晶体管，漏极与第二上游侧晶体管M12的漏极连接，源极经由电阻R与第二固定电位GND连接。第二上游侧晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基准电流源，其具备：参照电流路径，其包含在第一固定电位与第二固定电位之间串联连接的第一晶体管、第二晶体管以及第一电阻，其中该第一晶体管和第二晶体管都是二极管连接的晶体管；第一输出电流路径，其包括第三晶体管以及介于所述第三晶体管与所述第一固定电位之间的第二电阻，其中该第三晶体管具有与所述第二晶体管的栅极连接的栅极，并与所述第二晶体管一起构成电流镜；以及第二输出电流路径，其具备电压电流转换电路，其中该电压电流转换电路被提供所述第一输出电流路径中的所述第三晶体管与所述第二电阻之间的节点的电位，在所述电压电流转换电路中流过基准电流。2.根据权利要求1所述的基准电流源，其中，所述第二晶体管的尺寸大于所述第三晶体管的尺...

【专利技术属性】
技术研发人员：源代裕治，久保俊一，
申请(专利权)人：哉英电子股份有限公司，
类型：发明
国别省市：