半导体器件、制作方法及三维存储器技术

本发明专利技术提供了一种半导体器件、制作方法及三维存储器，半导体器件的制作方法，包括：提供衬底，衬底包括至少一个NMOS区域和PMOS区域，PMOS区域包括至少一个栅极结构；在栅极结构两侧形成第一沟槽和第二沟槽；在第一沟槽和第二沟槽中外延生长硅锗层，以使硅锗层填充第一沟槽的部分和硅锗层填充第二沟槽的部分其中一个为源极，另一个为漏极，硅锗层包括P型材料；在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区，通过在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区，以改善PMOS器件的读写速度和一致性，从而提高半导体器件的读写速度和集成度。

【技术实现步骤摘要】
半导体器件、制作方法及三维存储器
本专利技术涉及半导体
，具体涉及一种半导体器件、制作方法及三维存储器。
技术介绍
随着集成电路产业的不断发展，集成度越来越高，CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体)器件的尺寸也越来越小。众所周知，CMOS器件的性能在很大程度上受PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)器件的制约，主要原因在于硅的空穴迁移率比电子的低，使得PMOS器件的电流驱动能力和速度性能比NMOS器件的差。为了使PMOS器件和NMOS器件性能相匹配，通常PMOS器件的设计面积要比NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)器件的面积大2-3倍，导致芯片集成度和速度降低，功耗增加。采用硅锗(SiGe)外延生长技术可以显著改善器件的性能，与传统的硅(Si)材料相比，硅锗材料具有迁移率高、禁带宽度小等优点，在硅衬底上生长硅锗材料，具有比硅材料高2到3倍的空穴迁移率，将其作为应用于PMOS器件的源/漏极，能改善PMOS器件的性能，从而改进与NMOS器件的对称性，提高器件的整体读写速度和集成度。然而，在NMOS器件和PMOS器件的交界处，因为存在浅沟道槽(STI，shallowtrenchisolation)，使得紧靠浅沟道槽处的硅锗材料形成的源漏极的体积比正常区域的体积小，导致其读写速度降低。因此，现有技术存在缺陷，有待改进与发展。
技术实现思路
本专利技术的目的在于提供一种半导体器件以及其制作方法，以改善PMOS器件的读写速度和一致性，从而改进与NMOS器件的对称性，进而提高半导体器件的读写速度和集成度。为了解决上述问题，本专利技术提供了一种半导体器件的制作方法，包括：提供衬底，衬底包括至少一个NMOS区域和PMOS区域，PMOS区域包括至少一个栅极结构；在栅极结构两侧形成第一沟槽和第二沟槽；在第一沟槽和第二沟槽中外延生长硅锗层，以使硅锗层填充第一沟槽的部分和硅锗层填充第二沟槽的部分其中一个为源极，另一个为漏极，硅锗层包括P型材料；在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区。其中，衬底还包括隔离结构，第一沟槽紧靠隔离结构，且第一沟槽的体积小于第二沟槽的体积。其中，隔离结构位于NMOS区域和PMOS区域的交界处，隔离结构包括浅沟槽隔离结构。其中，硅锗层填充第二沟槽的部分沿晶圆表面法线方向的截面形状包括西格玛形。其中，P型材料包括硼。其中，在栅极结构两侧形成第一沟槽和第二沟槽，具体包括：在衬底上形成掩膜层；通过刻蚀工艺去除PMOS区域的部分掩膜层，保留NMOS区域的掩膜层，以保护NMOS区域的膜层；通过刻蚀工艺在栅极结构两侧形成第一沟槽和第二沟槽。其中，在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区之后，还包括：去除剩余的掩膜层。其中，在栅极结构下方靠近第一硅锗块处形成有倾斜注入的第一P型掺杂区，具体包括：对PMOS区域的硅锗层填充第一沟槽的部分进行离子束方向与晶圆表面法线方向呈斜向的P型离子注入，以在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区。其中，P型离子包括硼或二氟化硼。其中，在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区之后，还包括：执行退火步骤。其中，在第一沟槽和第二沟槽中外延生长硅锗层之后，还包括：在栅极结构下方靠近硅锗层填充第二沟槽的部分处形成有倾斜注入的第二P型掺杂区。为了解决上述问题，本申请实施例还提供了一种半导体器件，包括：衬底，衬底包括至少一个NMOS区域和PMOS区域，PMOS区域包括至少一个栅极结构、硅锗层靠近NMOS区域的部分、硅锗层远离NMOS区域的部分以及位于栅极结构下方，且靠近硅锗层靠近NMOS区域的部分处的第一P型掺杂区，其中，硅锗层靠近NMOS区域的部分和硅锗层远离NMOS区域的部分分别位于栅极结构下方的两侧，硅锗层靠近NMOS区域的部分和硅锗层远离NMOS区域的部分的材料包括硅锗和P型材料，以使硅锗层靠近NMOS区域的部分和硅锗层远离NMOS区域的部分其中一个为源极，另一个为漏极。其中，衬底还包括隔离结构，硅锗层靠近NMOS区域的部分紧靠隔离结构，且硅锗层靠近NMOS区域的部分的体积小于硅锗层远离NMOS区域的部分的体积。其中，隔离结构位于NMOS区域和PMOS区域的交界处，隔离结构包括浅沟槽隔离结构。其中，硅锗层远离NMOS区域的部分沿晶圆表面法线方向的截面形状包括西格玛形状。其中，衬底还包括第二P型掺杂区，第二P型掺杂区位于栅极结构下方，且靠近硅锗层远离NMOS区域的部分。为了解决上述问题，本申请实施例还提供了一种三维存储器，三维存储器包括阵列存储结构和外围电路，其中，如上述任一项半导体器件位于外围电路中。本专利技术的有益效果是：区别于现有技术，本专利技术提供了一种半导体器件、制作方法及三维存储器，半导体器件的制作方法，包括：提供衬底，衬底包括至少一个NMOS区域和PMOS区域，PMOS区域包括至少一个栅极结构；在栅极结构两侧形成第一沟槽和第二沟槽；在第一沟槽和第二沟槽中外延生长硅锗层，以使硅锗层填充第一沟槽的部分和硅锗层填充第二沟槽的部分其中一个为源极，另一个为漏极，硅锗层包括P型材料；在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区，通过在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区，以改善PMOS器件的读写速度和一致性，从而改进与NMOS器件的对称性，进而提高半导体器件的读写速度和集成度。【附图说明】图1为本专利技术一个实施例的半导体器件制作方法的流程示意图；图2为本专利技术一个实施例中提供衬底的结构示意图；图3为本专利技术一个实施例中形成第一沟槽和第二沟槽的结构示意图；图4为本专利技术一个实施例中形成PMOS源/漏极的结构示意图；图5为本专利技术一个实施例中形成第一P型掺杂区的结构示意图；图6为本专利技术另一实施例的半导体器件制作方法流程示意图；图7为本专利技术另一实施例中形成第二P型掺杂区的结构示意图；图8为本专利技术一个实施例中去除掩膜层形成的结构示意图；图9为本专利技术另一实施例中去除掩膜层形成的结构示意图。【具体实施方式】下面结合附图和实施例，对本专利技术作进一步的详细描述。特别指出的是，以下实施例仅用于说明本专利技术，但不对本专利技术的范围进行限定。同样地，以下实施例仅为本专利技术的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。另外，本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：/n提供衬底，所述衬底包括至少一个NMOS区域和PMOS区域，所述PMOS区域包括至少一个栅极结构；/n在所述栅极结构两侧形成第一沟槽和第二沟槽；/n在所述第一沟槽和所述第二沟槽中外延生长硅锗层，以使所述硅锗层填充所述第一沟槽的部分和所述硅锗层填充所述第二沟槽的部分其中一个为源极，另一个为漏极，所述硅锗层包括P型材料；/n在所述栅极结构下方靠近所述硅锗层填充所述第一沟槽的部分处形成有倾斜注入的第一P型掺杂区。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
提供衬底，所述衬底包括至少一个NMOS区域和PMOS区域，所述PMOS区域包括至少一个栅极结构；
在所述栅极结构两侧形成第一沟槽和第二沟槽；
在所述第一沟槽和所述第二沟槽中外延生长硅锗层，以使所述硅锗层填充所述第一沟槽的部分和所述硅锗层填充所述第二沟槽的部分其中一个为源极，另一个为漏极，所述硅锗层包括P型材料；
在所述栅极结构下方靠近所述硅锗层填充所述第一沟槽的部分处形成有倾斜注入的第一P型掺杂区。


2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底还包括隔离结构，所述第一沟槽紧靠所述隔离结构，且所述第一沟槽的体积小于所述第二沟槽的体积。


3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述隔离结构位于所述NMOS区域和所述PMOS区域的交界处，所述隔离结构包括浅沟槽隔离结构。


4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述硅锗层填充所述第二沟槽的部分沿晶圆表面法线方向的截面形状包括西格玛形。


5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述P型材料包括硼。


6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述栅极结构两侧形成第一沟槽和第二沟槽，具体包括：
在所述衬底上形成掩膜层；
通过刻蚀工艺去除所述PMOS区域的部分所述掩膜层，保留所述NMOS区域的所述掩膜层，以保护所述NMOS区域的膜层；
通过刻蚀工艺在所述栅极结构两侧形成第一沟槽和第二沟槽。


7.如权利要求6所述的半导体器件的制作方法，其特征在于，在所述栅极结构下方靠近所述硅锗层填充所述第一沟槽的部分处形成有倾斜注入的第一P型掺杂区之后，还包括：
去除剩余的所述掩膜层。


8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述栅极结构下方靠近所述硅锗层填充所述第一沟槽的部分处形成有倾斜注入的第一P型掺杂区，具体包括：
对所述PMOS区域的所述硅锗层填充所述第一沟槽的部分进行离子束方向与晶圆表面法线方向呈斜向的P型离子注入，以在所述栅极结构下方靠近所述硅锗层填充所述第一沟槽的部分处形成有倾斜注入的第一P型掺杂区。


9.如权...

【专利技术属性】
技术研发人员：刘福海，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42