形成半导体存储器件的方法技术

一种半导体存储器件的形成方法，包括以下步骤。首先，提供衬底，并且在所述衬底中形成多个栅极结构，每个所述栅极结构彼此平行并且沿着第一方向延伸。接下来，在所述衬底上形成多个隔离鳍片，其中每个所述隔离鳍片彼此平行并且分别在每个所述栅极结构上沿着所述第一方向延伸。在形成所述隔离鳍片之后，在所述衬底上形成沿着垂直于所述第一方向的第二方向延伸的至少一位线，其中所述至少一位线包括沿着垂直于所述衬底的方向延伸的多个引脚，并且每个所述引脚与每个所述隔离鳍片在所述第二方向交替排列。

【技术实现步骤摘要】
形成半导体存储器件的方法
本专利技术总体上涉及一种形成半导体存储器件的方法，更具体地，涉及一种形成动态随机存取存储器件的方法。
技术介绍
动态随机存取存储器(DRAM)是一种易失性存储器，在许多电子设备中被广泛地用作重要部分。传统的动态随机存取存储器装置由多个存储单元聚集形成一阵列，用于数据存储。每个存储单元可以由金属氧化物半导体(MOS)晶体管和电容器串联组成。随着提高集成度而不断缩小动态随机存取存储器件的尺寸，存储单元之间的电性连接的建置变得越来越困难。同时，动态随机存取存储器件的各存储单元内的晶体管和电容器因产品需求及单元密度等考量而有许多不同的结构设计。因此，如何改进动态随机存取存储器制作工艺仍是相关领域的研究热点。
技术实现思路
本专利技术的目的之一是提供一种半导体存储器件的形成方法，其中所述半导体存储器件包括梳状或栅状位线，所述梳状或栅状位线具有可选择性地连接或不连接到晶体管的引脚，以便提供更好的功能和性能。所述半导体存储器件的梳状或栅状位线可以通过双镶嵌制作工艺来形成，并且通过快速和方便的工艺流程来实现所述半导体存储器件的制作工艺，以节省时间和成本。为了实现上述目的，本专利技术的一个实施例提供了一种形成半导体存储器件的方法，包括以下步骤。首先，提供衬底，并且在所述衬底中形成多个栅极结构，每个所述栅极结构彼此平行并且沿着第一方向延伸。接下来，在所述衬底上形成多个隔离鳍片，其中每个所述隔离鳍片彼此平行并且分别在每个所述栅极结构上沿着所述第一方向延伸。在形成所述隔离鳍片之后，在所述衬底上形成沿着垂直于所述第一方向的第二方向延伸的至少一条位线，其中所述至少一位线包括沿着垂直于所述衬底的方向延伸的多个引脚，并且每个所述引脚与每个所述隔离鳍片在第二方向交替排列。在阅读了在以下各种附图中示出的优选实施例的详细描述之后，本专利技术的目的对于本领域技术人员来说无疑将变得显而易见。附图说明图1和图2示出根据本专利技术的优选实施例的半导体存储器件的示意图，其中：图1示出了半导体存储器件的俯视图；以及图2示出了沿着图1中的剖面线A-A’截取的剖视图。图3-12示出根据本专利技术的优选实施例的半导体存储器件的形成方法的示意图，其中：图3示出了形成隔离层之后的半导体存储器件的俯视图；图4示出了沿着图3中的剖面线B-B’、C-C’截取的剖视图；图5示出了形成隔离鳍片之后的半导体存储器件的俯视图；图6示出了沿图5中的剖面线B-B’、C-C’截取的剖视图；图7示出了在形成第一光致抗蚀剂结构之后半导体存储器件的剖视图；图8示出了在形成第二光致抗蚀剂结构之后半导体存储器件的剖视图；图9示出了形成开口之后的半导体存储器件的俯视图；图10示出了沿图9中的剖面线B-B’、C-C’截取的剖视图；图11示出了形成间隙壁之后的半导体存储器件的剖视图；图12示出了形成导电层之后的半导体存储器件的剖视图；和图13示出了形成盖层之后的半导体存储器件的剖视图。图14-15是示出根据本专利技术的另一实施例的半导体存储器件的形成方法的示意图。图16是示出根据本专利技术的另一实施例的半导体存储器件的形成方法的示意图。其中，附图标记说明如下：100-半导体存储器件110-衬底111-有源区112-浅沟槽隔离120-栅极结构121-沟槽122-界面电介质层123-栅极电介质层124-栅极电极层125-盖层130-绝缘层140-隔离鳍片141-部分的隔离鳍片143-部分的隔离鳍片150-位线150a-位线触点151-引脚152-半导体层153-引脚154-阻障层156-导电层158-盖层160-隔离结构170-间隙壁171-间隙壁173-间隙壁173a-最底表面210-第一光致抗蚀剂结构211-牺牲层213-抗反射层215-第一光致抗蚀剂层216-沟槽图案218-通孔图案220-第二光致抗蚀剂结构221-牺牲层223-抗反射层225-第二光致抗蚀剂层226-通孔图案228-沟槽图案230-掩模层232-通孔开口234-沟槽开口240-隔离鳍片250-沟槽开口250a-通孔开口260-隔离层262-沟槽H1-高度H2-高度D1-方向D2-方向D3-方向具体实施方式为了更好地理解本专利技术，将于下文中详细描述优选实施例。本专利技术的优选实施例在附图中用编号的元件示出。此外，在不脱离本专利技术的精神的情况下，于下文中描述的不同实施例中的技术特征可以彼此替换、重新组合或混合以构成另一实施例。图1和图2示出了根据本专利技术优选实施例的半导体存储器件100的示意图，图1和图2分别示出了半导体存储器件100的俯视图和剖视图。半导体存储器件100包括衬底110，例如硅衬底、外延硅衬底或硅覆绝缘衬底，以及至少一浅沟槽隔离112设置在衬底110中，以在衬底110内定义多个有源区111。在一实施例中，有源区111彼此平行以沿着方向D1延伸，并且优选地，方向D1不垂直于y方向(例如方向D2)或x方向(例如方向D3)，例如与y方向(例如方向D2)或x方向(例如方向D3)具有大约30-120度的夹角θ，如图1所示，但不限于此。多个栅极结构120设置在衬底110内，作为埋藏式字线(buriedwordline，BWL)，用于接收和传输半导体存储器件100中各个存储单元的信号，其中栅极结构120彼此平行并且沿着方向D2延伸。在本实施例中，栅极结构120的形成通过但不限于以下制作工艺。首先，在衬底110内形成彼此平行以沿着D2方向延伸的多个沟槽121，并且在每个沟槽121中依序形成界面电介质层122、栅极电介质层123、栅极电极层124和盖层125以形成每个栅极结构120。如图2所示，界面电介质层122完全覆盖每个沟槽121的表面，随后形成填充在每个沟槽121的底部中的栅极电介质层123和栅极电极层124，并在栅极电介质层123和栅极电极层124上形成填充在每个沟槽121的顶部中的盖层125。需注意的是，盖层125具有与衬底110的最顶表面(图中未标记)齐平的最顶表面(图中未标记)，使得每个栅极结构120可以嵌入衬底110中。接下来，绝缘层130设置在衬底110的所述最顶表面上，优选地包括氧化物-氮化物-氧化物(ONO)结构，并且多个隔离鳍片140和多个位线150设置在绝缘层130上。准确地说，隔离鳍片140也彼此平行并且沿着D2方向延伸，每个隔离鳍片140与设置在其下方的每个栅极结构120相互对位，并且位线150彼此平行且沿着本文档来自技高网...

【技术保护点】
1.一种形成半导体存储器件的方法，包括：/n提供衬底；/n在所述衬底中形成多个栅极结构，每个所述栅极结构彼此平行并且沿着第一方向延伸；/n在所述衬底上形成多个隔离鳍片，每个所述隔离鳍片彼此平行并且分别在每个所述栅极结构上沿着所述第一方向延伸；以及/n在形成所述隔离鳍片之后，在所述衬底上形成沿着垂直于所述第一方向的第二方向延伸的至少一位线，其中所述至少一位线包括沿着垂直于所述衬底的方向延伸的多个引脚，并且每个所述引脚与每个所述隔离鳍片在所述第二方向交替排列。/n

【技术特征摘要】
1.一种形成半导体存储器件的方法，包括：
提供衬底；
在所述衬底中形成多个栅极结构，每个所述栅极结构彼此平行并且沿着第一方向延伸；
在所述衬底上形成多个隔离鳍片，每个所述隔离鳍片彼此平行并且分别在每个所述栅极结构上沿着所述第一方向延伸；以及
在形成所述隔离鳍片之后，在所述衬底上形成沿着垂直于所述第一方向的第二方向延伸的至少一位线，其中所述至少一位线包括沿着垂直于所述衬底的方向延伸的多个引脚，并且每个所述引脚与每个所述隔离鳍片在所述第二方向交替排列。


2.根据权利要求1所述的形成半导体存储器件的方法，其中，形成所述多个隔离鳍片包括：
在所述衬底上形成多个初始隔离鳍片；以及
图案化所述多个初始隔离鳍片以形成所述多个隔离鳍片。


3.根据权利要求2所述的形成半导体存储器件的方法，其中，形成所述多个隔离鳍片包括：
在所述衬底上形成隔离层；
在所述隔离层中形成多个沟槽，每个所述沟槽彼此平行并且在每个所述栅极结构上沿着所述第一方向延伸；以及
在所述多个沟槽中形成所述多个初始隔离鳍片。


4.根据权利要求3所述的形成半导体存储器件的方法，其中，所述至少一位线包括多个第一引脚和多个第二引脚，所述多个第一引脚不直接接触所述衬底，且所述多个第二引脚直接接触所述衬底。


5.根据权利要求4所述的形成半导体存储器件的方法，其中，所述多个第一引脚和所述多个第二引脚与所述多个隔离鳍片在所述第二方向交替排列。


6.根据权利要求4所述的形成半导体存储器件的方法，其中，每个所述第二引脚形成在任意两个所述第一引脚之间。


7.根据权利要求4所述的形成半导体存储器件的方法，其中，形成所述至少一位线包括：
在所述隔离层上形成第一光刻胶结构，以形成沟槽开口；
在所述隔离层上形成第二光刻胶结构，以形成通孔开口；以及
在所述沟槽开口中形成所述第一引脚...

【专利技术属性】
技术研发人员：张钦福，冯立伟，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：福建;35