半导体集成电路装置制造方法及图纸

提供一种使用了CFET(Complementary FET)的标准单元的版图构造。俯视时在电源布线(11、12)之间存在立体构造晶体管即晶体管(P1、N1)，晶体管(N1)在深度方向上形成在比晶体管(P1)靠上的位置。局部布线(42)与晶体管(P1)的源极或漏极相连，局部布线(44)与晶体管(N1)的源极或漏极相连。局部布线(42、44)沿Y方向延伸，当俯视时彼此相重叠，并且当俯视时均与电源布线(11、12)重叠。

【技术实现步骤摘要】
【国外来华专利技术】半导体集成电路装置
本公开涉及一种半导体集成电路装置，其包括标准单元，该标准单元包括立体构造晶体管。
技术介绍
标准单元法是在半导体基板上形成半导体集成电路的一种已知方法。标准单元法指的是以下方法，即，事先将具有特定逻辑功能的基本单元(例如反相器、锁存器、触发器、全加器等)作为标准单元准备好，然后将多个标准单元布置在半导体基板上，再用布线将这些标准单元连接起来，这样来设计LSI芯片。LSI的基本构成要素即晶体管通过缩小栅极长度(按比例缩小：scaling)而实现了集成度的提高、工作电压的降低以及工作速度的提高。但是，近年来，出现的问题是过度地按比例缩小会引起截止电流，截止电流又会引起功耗显著增大。为了解决该问题，人们已开始积极对立体构造晶体管进行研究，即，将晶体管构造从现有的平面型变为立体型。在非专利文献1、2中公开了这样的新器件：将立体构造的P型FET和N型FET沿相对于基板垂直的方向层叠而成的立体构造器件、以及使用该立体构造器件的标准单元。非专利文献1：RyckaertJ.etal.，“TheComplementaryFET(CFET)forCMOSscalingbeyondN3”，2018SymposiumonVLSITechnologyDigestofTechnicalPapers非专利文献2：A.Mocutaetal.，“EnablingCMOSScalingTowards3nmandBeyond”，2018SymposiumonVLSITechnologyDigestofTechnicalPapers
技术实现思路
-专利技术要解决的技术问题-在本说明书中，根据非专利文献1的记载，把将立体构造的P型FET和N型FET沿相对于基板垂直的方向层叠而成的立体构造器件称为CFET(ComplementaryFET)。将相对于基板垂直的方向称为深度方向。在微细工艺中，版图图案的成品尺寸取决于版图图案的密度和周围图案的形状等。如果版图图案的成品尺寸有偏差，则会产生半导体集成电路的性能偏差、可靠性降低、成品率降低等问题。如果周围图案的形状不确定，则半导体集成电路的性能的预测性也会降低。本公开的目的在于提供一种版图构造，对于使用了CFET的标准单元，该版图构造能够抑制版图图案形状的偏差，并且能够提高半导体集成电路的性能的预测性。-用以解决技术问题的技术方案-本公开的第一方面涉及一种包括标准单元的半导体集成电路装置，所述标准单元包括第一电源布线、第二电源布线、第一晶体管、第二晶体管、第一局部布线以及第二局部布线，所述第一电源布线沿第一方向延伸，并供给第一电源电压，所述第二电源布线沿所述第一方向延伸，并供给与所述第一电源电压不同的第二电源电压，所述第一晶体管是俯视时位于所述第一电源布线和所述第二电源布线之间的第一导电型的立体构造晶体管，所述第二晶体管是在深度方向上形成在比所述第一晶体管靠上的位置，并且俯视时位于所述第一电源布线和所述第二电源布线之间的第二导电型的立体构造晶体管，所述第一局部布线沿与所述第一方向垂直的方向即第二方向延伸，并与所述第一晶体管的源极或漏极相连，所述第二局部布线沿所述第二方向延伸，并且俯视时与所述第一局部布线重叠，并与所述第二晶体管的源极或漏极相连，所述第一局部布线和所述第二局部布线在俯视时均与所述第一电源布线和所述第二电源布线重叠。根据该方面，在标准单元中，俯视时在第一电源布线和第二电源布线之间存在第一导电型的立体构造晶体管即第一晶体管、和第二导电型的立体构造晶体管即第二晶体管。第二晶体管在深度方向上形成在比第一晶体管靠上的位置。第一局部布线与第一晶体管的源极或漏极相连，第二局部布线与第二晶体管的源极或漏极相连。第一局部布线和第二局部布线沿与第一方向垂直的第二方向延伸，并且俯视时彼此相重叠，其中，第一电源布线和第二电源布线沿所述第一方向延伸。第一局部布线和第二局部布线在俯视时均与第一电源布线和第二电源布线重叠。即，第一局部布线和第二局部布线具有构成逻辑功能所不需要的冗余部分。这样一来，就降低了半导体集成电路装置中的局部布线的密度不均匀性，并且降低了第一局部布线和第二局部布线周围的布线图案形状的偏差。因此，能够抑制半导体集成电路的性能偏差、可靠性降低、成品率降低，并且能够提高半导体集成电路的性能的预测性。本公开的第二方面涉及一种包括标准单元的半导体集成电路装置，所述标准单元包括第一电源布线、第二电源布线、第三电源布线、第一晶体管、第二晶体管、第一局部布线以及第二局部布线，所述第一电源布线沿第一方向延伸，并供给第一电源电压，所述第二电源布线沿所述第一方向延伸，并供给所述第一电源电压，所述第三电源布线在所述第一电源布线和所述第二电源布线之间沿所述第一方向延伸，并供给与所述第一电源电压不同的第二电源电压，所述第一晶体管是俯视时位于所述第一电源布线和所述第三电源布线之间的第一导电型的立体构造晶体管，所述第二晶体管是在深度方向上形成在比所述第一晶体管靠上的位置，并且俯视时位于所述第一电源布线和所述第三电源布线之间的第二导电型的立体构造晶体管，所述第一局部布线沿与所述第一方向垂直的方向即第二方向延伸，并与所述第一晶体管的源极或漏极相连，所述第二局部布线沿所述第二方向延伸，并且俯视时与所述第一局部布线重叠，并与所述第二晶体管的源极或漏极相连，所述第一局部布线和所述第二局部布线中的至少任一者在俯视时与所述第一电源布线、所述第二电源布线以及所述第三电源布线重叠。根据该方面，在标准单元中，俯视时在第一电源布线和第三电源布线之间存在第一导电型的立体构造晶体管即第一晶体管、和第二导电型的立体构造晶体管即第二晶体管。第二晶体管在深度方向上形成在比第一晶体管靠上的位置。第一局部布线与第一晶体管的源极或漏极相连，第二局部布线与第二晶体管的源极或漏极相连。第一局部布线和第二局部布线沿着与第一方向垂直的第二方向延伸，并且当俯视时彼此相重叠，其中，第一电源布线、第二电源布线以及第三电源布线沿第一方向延伸。第一局部布线和第二局部布线中的至少任一者在俯视时与第一电源布线、第二电源布线以及第三电源布线重叠。即，第一局部布线和第二局部布线中的至少任一者具有构成逻辑功能所不需要的冗余部分。这样一来，就降低了半导体集成电路装置中的局部布线的密度不均匀性，并且降低了第一局部布线和第二局部布线周围的布线图案形状的偏差。因此，能够抑制半导体集成电路的性能偏差、可靠性降低、成品率降低，并且能够提高半导体集成电路的性能的预测性。本公开的第三方面涉及一种包括第一标准单元和在第一方向上与所述第一标准单元相邻布置的第二标准单元的半导体集成电路装置，所述第一标准单元包括第一电源布线、第二电源布线、第一晶体管以及第二晶体管，所述第一电源布线沿所述第一方向延伸，并供给第一电源电压，所述第二电源布线沿所述第一方向延伸，并供给与所述第一电源电压不同的第二电源电压，所述第一晶体管是俯视时位于所述第一电源布线和所述第二电源布线之间的第一导电型的立体构造晶体管，所述第二晶体管是在深度方向上形成本文档来自技高网...

【技术保护点】
1.一种半导体集成电路装置，其包括标准单元，其特征在于：/n所述标准单元包括第一电源布线、第二电源布线、第一晶体管、第二晶体管、第一局部布线以及第二局部布线，/n所述第一电源布线沿第一方向延伸，并供给第一电源电压，/n所述第二电源布线沿所述第一方向延伸，并供给与所述第一电源电压不同的第二电源电压，/n所述第一晶体管是俯视时位于所述第一电源布线和所述第二电源布线之间的第一导电型的立体构造晶体管，/n所述第二晶体管是在深度方向上形成在比所述第一晶体管靠上的位置，并且俯视时位于所述第一电源布线和所述第二电源布线之间的第二导电型的立体构造晶体管，/n所述第一局部布线沿与所述第一方向垂直的方向即第二方向延伸，并与所述第一晶体管的源极或漏极相连，/n所述第二局部布线沿所述第二方向延伸，并且俯视时与所述第一局部布线重叠，并与所述第二晶体管的源极或漏极相连，/n所述第一局部布线和所述第二局部布线在俯视时均与所述第一电源布线和所述第二电源布线重叠。/n

【技术特征摘要】
【国外来华专利技术】20181226 JP 2018-2429011.一种半导体集成电路装置，其包括标准单元，其特征在于：
所述标准单元包括第一电源布线、第二电源布线、第一晶体管、第二晶体管、第一局部布线以及第二局部布线，
所述第一电源布线沿第一方向延伸，并供给第一电源电压，
所述第二电源布线沿所述第一方向延伸，并供给与所述第一电源电压不同的第二电源电压，
所述第一晶体管是俯视时位于所述第一电源布线和所述第二电源布线之间的第一导电型的立体构造晶体管，
所述第二晶体管是在深度方向上形成在比所述第一晶体管靠上的位置，并且俯视时位于所述第一电源布线和所述第二电源布线之间的第二导电型的立体构造晶体管，
所述第一局部布线沿与所述第一方向垂直的方向即第二方向延伸，并与所述第一晶体管的源极或漏极相连，
所述第二局部布线沿所述第二方向延伸，并且俯视时与所述第一局部布线重叠，并与所述第二晶体管的源极或漏极相连，
所述第一局部布线和所述第二局部布线在俯视时均与所述第一电源布线和所述第二电源布线重叠。


2.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述第一局部布线和所述第二局部布线均与所述第一电源布线和所述第二电源布线电分离。


3.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述第一局部布线和所述第二局部布线通过接触孔相连。


4.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述第一局部布线在所述第二方向上的两端的位置和所述第二局部布线在所述第二方向上的两端的位置对齐。


5.一种半导体集成电路装置，其包括标准单元，其特征在于：
所述标准单元包括第一电源布线、第二电源布线、第三电源布线、第一晶体管、第二晶体管、第一局部布线以及第二局部布线，
所述第一电源布线沿第一方向延伸，并供给第一电源电压，
所述第二电源布线沿所述第一方向延伸，并供给所述第一电源电压，
所述第三电源布线在所述第一电源布线和所述第二电源布线之间沿所述第一方向延伸，并供给与所述第一电源电压不同的第二电源电压，
所述第一晶体管是俯视时位于所述第一电源布线和所述第三电源布线之间的第一导电型的立体构造晶体管，
所述第二晶体管是在深度方向上形成在比所述第一晶体管靠上的位置，并且俯视时位于所述第一电源布线和所述第三电源布线之间的第二导电型的立体构造晶体管，
所述第一局部布线沿与所述第一方向垂直的方向即第二方向延伸，并与所述第一晶体管的源极或漏极相连，
所述第二局部布线沿所述第二方向延伸，并且俯视时与所述第一局部布线重叠，并与所述第二晶体管的源极或漏极相连，
所述第一局部布线和所述第二局部布线中的至少任一局部布线在俯视时与所述第一电源布线、所述第二电源布线以及所述第三电源布线重叠。


6.根据权利要求5所述的半导体集成电路装置，其特征在于：
所述至少任一局部布线与所述第一电源布线、所述第二电源布线以及所述第三电源布线电分离。


7.根据权利要...

【专利技术属性】
技术研发人员：白木阳子，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：日本;JP