半导体器件的制备方法和半导体器件技术

该发明专利技术公开了一种半导体器件的制备方法和半导体器件，所述制备方法包括：提供衬底；于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同；于所述堆叠结构内形成贯穿所述堆叠结构的电容孔；于所述电容孔内形成覆盖其内壁表面的第一导电层；去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层。根据本发明专利技术实施例的半导体器件的制备方法，能够提高产品良率。

【技术实现步骤摘要】
半导体器件的制备方法和半导体器件
本专利技术涉及半导体领域，具体涉及一种半导体器件的制备方法和半导体器件。
技术介绍
现有的半导体器件尤其是在制备动态随机存取存储器中的电容的制备过程中，由于电容孔是具有高深宽比的孔，在形成的过程中，容易出现各种缺陷，从而降低产品良率。
技术实现思路
本专利技术的目的在于提供一种半导体器件的制备方法，能够避免由于刺穿缺陷而导致半导体器件失效，提高产品良率。根据本专利技术实施例的半导体器件的制备方法，包括：提供衬底；于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同；于所述堆叠结构内形成贯穿所述堆叠结构的电容孔；于所述电容孔内形成覆盖其内壁表面的第一导电层；去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层。根据本专利技术的一些实施例，在同一刻蚀条件下，所述第一牺牲层与本文档来自技高网...

【技术保护点】
1.一种半导体器件的制备方法，其特征在于，包括：/n提供衬底；/n于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同；/n于所述堆叠结构内形成贯穿所述堆叠结构的电容孔；/n于所述电容孔内形成覆盖其内壁表面的第一导电层；/n去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；/n通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层。/n

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同；
于所述堆叠结构内形成贯穿所述堆叠结构的电容孔；
于所述电容孔内形成覆盖其内壁表面的第一导电层；
去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；
通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层。


2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在同一刻蚀条件下，所述第一牺牲层与所述第二牺牲层的选择比为：1:10-100:1。


3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述第一牺牲层为掺硼的氧化硅层，所述第二牺牲层为硬碳层、聚酰亚胺层等。


4.根据权利要求1所述的半导体器件的制备方法，其特征在于，在采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层的步骤中，采用干法刻蚀去除所述第二牺牲层。


5.根据权利要求4所述的半导体器件的制备方法，其特征在于，采用氮气、氢气或两种气体的混合的等离子体的灰化工艺去除所述第二牺牲层。


6.根据权利要求1所述的半导体器件的制备方法，其特征在于，在于所述堆叠结构内形成贯穿所述堆叠结构的电容孔步骤中包括：
于所述堆叠结构表面形成掩膜图案；
通过使用所述掩膜图案为掩膜刻蚀所述堆叠结构以形成所述电容孔。


7.根据权利要求6所述的半导体器件的制备方法，其特征在于，在于所述堆叠结构表面形成掩膜图案的步骤中包括：
于所述第三支撑层表面形成第一掩膜层；
于所述第一掩膜层表面形成第二掩膜层；
形成贯穿所述第一掩膜层和所述第二掩膜层的通孔，所述通孔与形成所述电容孔的位置对应；
去除所述第二掩膜层且保留所述第一掩膜层以形...

【专利技术属性】
技术研发人员：占康澍，夏军，宛强，李森，刘涛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34