高可靠板级扇出型SiC MOSFET封装结构优化方法技术

本发明专利技术公开了一种高可靠板级扇出型SiC MOSFET封装结构优化方法。本发明专利技术首先采用有限元仿真模拟计算出SiC MOSFET中重布线层（RDL）在稳态散热中的最大散热温度和温度循环作用下的最大应力，然后在此基础上对仿真进行优化设计与分析，构建芯片的分布与散热温度和最大应力之间的神经网络训练数据集；接着利用蚁群算法进行迭代计算得到适应度值的进化曲线，其中适应度值由神经网络算法预测得到。从而找出散热与热应力最优情况下的芯片分布方式，以达到优化目的。本发明专利技术主要应用于功率模块封装可靠性优化场合，通过改善结构，降低SiC芯片结温和热应力，提高模块的可靠性。

【技术实现步骤摘要】
高可靠板级扇出型SiCMOSFET封装结构优化方法
本专利技术属于功率半导体模块封装及可靠性优化
，具体涉及一种高可靠板级扇出型SiCMOSFET封装结构优化方法。
技术介绍
与Si芯片相比，SiC芯片可以用更小的体积实现更高耐压、更低损耗，给牵引变流系统和电力传输系统的研发设计带来更多便利。此外，SiC芯片具有更低的输出电容和栅电荷。这种高开关速度，低开关损耗，高开关频率，可以提高电源模块的功率密度和效率。在较高的温度下，SiIGBT的开关损耗会显著增加，而SiCMOSFET的开关损耗随温度变化不大。然而，目前SiCMOSFET在高温应用中的广泛应用受到极大的限制。其中最重要的限制因素之一是其在高温/温变条件下的可靠性不确定性，因为功率半导体的寿命与其热分布密切相关。此外，随着温度量级的升高，长时间的热循环很容易加速焊丝剥离、焊料裂纹等磨损过程。因此，需要开发新的无引线等封装技术来推动电源模块的发展。而对于无引线封装的SiCMOSFET需要有方法对其结构进行优化。
技术实现思路
本专利技术的目的是针对现有的嵌入式扇出本文档来自技高网...

【技术保护点】
1.一种高可靠板级扇出型SiC MOSFET封装结构优化方法，其特征在于，具体步骤如下：/n步骤一：建立SiC MOSFET模块的三维模型，确定其基本结构与参数；SiC MOSFET模块上设置若干组散热通孔；SiC MOSFET模块包括阻焊层、重布线层RDL、固化预料层、基板和SiC芯片；SiC MOSFET模块的最外层是阻焊层，阻焊层通过重布线层RDL和固化预料层连接，SiC芯片分布在基板上，基板设置在两个固化预料层之间；/n步骤二：根据建立好的模型，在基板上确定芯片分布的可行域，并计算其尺寸大小，同时得到蚁群神经网络算法的变量取值范围，确定蚁群神经网络算法的种群初始化参数；/n步骤三：对于...

【技术特征摘要】
1.一种高可靠板级扇出型SiCMOSFET封装结构优化方法，其特征在于，具体步骤如下：
步骤一：建立SiCMOSFET模块的三维模型，确定其基本结构与参数；SiCMOSFET模块上设置若干组散热通孔；SiCMOSFET模块包括阻焊层、重布线层RDL、固化预料层、基板和SiC芯片；SiCMOSFET模块的最外层是阻焊层，阻焊层通过重布线层RDL和固化预料层连接，SiC芯片分布在基板上，基板设置在两个固化预料层之间；
步骤二：根据建立好的模型，在基板上确定芯片分布的可行域，并计算其尺寸大小，同时得到蚁群神经网络算法的变量取值范围，确定蚁群神经网络算法的种群初始化参数；
步骤三：对于可行域内的芯片分布，进行实验设计，细分可行域，确定仿真次数与仿真顺序并确保实验设计的位置参数包含整个可行域且分布均匀细密；
步骤四：根据JEDEC标准确定温度循环仿真的环境参数与边界条件，再依据步骤三中的仿真顺序进行有限元仿真；
步骤五：构建芯片分布与散热温度和热应力的神经网络训练数据集，利用蚁群神经网络算法进行迭代得出最终使温度和应力达到最优的结果；其中，蚁群神经网络算法的具体过程如下：
（1）初始化算法的参数；
（2）随机产生蚂蚁初始位置，并计算其适应度函数值，将其设置为初始信息素，接着计算状态转移概率；
（3）进行蚁群的位置更新，具体步骤为：当状态转移概率小...

【专利技术属性】
技术研发人员：樊嘉杰，钱弈晨，侯峰泽，刘盼，吕全亚，张国旗，
申请(专利权)人：复旦大学，常州佳讯光电产业发展有限公司，
类型：发明
国别省市：上海;31