集成电路的静电保护电路制造技术

本发明专利技术公开了一种集成电路的静电保护电路，所述集成电路包括保护点，所述静电保护电路包括正向触发电路和反向触发电路；所述正向触发电路包括钳位三极管；所述反向触发电路包括至少一个二极管电路；所述二极管电路包括阴极端和阳极端；所述钳位三极管的集电极与所述保护点电连接，所述钳位三极管的基极与所述阴极端电连接，所述钳位三极管的发射极和所述阳极端接地。本发明专利技术提供的集成电路的静电保护电路能够兼顾静电保护效果，且电路占用面积小、寄生器件小，同时能够保证集成电路芯片的正常工作。

【技术实现步骤摘要】
集成电路的静电保护电路
本专利技术涉及集成电路领域，特别涉及一种集成电路的静电保护电路。
技术介绍
在集成电路制造中，ESD(ElectrostaticDischarge，静电释放)是一个重要的可靠性问题。集成电路的制造过程中静电荷会聚集在芯片上，从而产生芯片和其他部位或其他物体的电势差，如果这个电势差很高，那么聚集的电荷就会因为高电场在两者之间瞬间交换，从而产生强大电流和电磁脉冲，损伤或永久损坏芯片，最终会降低产品质量和可靠性，降低产品良率。例如，人体在工作环境中可以产生几百到几千伏的静电压，当其靠近或接触芯片时一旦产生静电放电，就会导致高达数安培的瞬间电流，如果该芯片没有ESD保护，那么就可能造成芯片上器件(如电阻，电容，三极管等)的永久损伤。随着集成电路高度集成化和缩小化，其对ESD保护电路的要求越来越苛刻。尤其是射频集成电路，不仅要求ESD保护电路全方位地起到保护芯片ESD冲击的作用，而且也要求其占用面积尽可能小，同时寄生器件也要尽量小，这样才能保证不影响射频芯片正常工作。如何兼顾射频集成电路中静电保护效果，同时尽可能的减少电路占用面积及减小寄生器件保证射频芯片的正常工作是急需解决的问题。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中集成电路的静电保护电路无法兼顾静电保护效果和电路占用面积及寄生器件的尺寸的缺陷，提供一种能够兼顾静电保护效果，且电路占用面积小、寄生器件小，同时能够保证芯片正常工作的集成电路的静电保护电路。本专利技术是通过下述技术方案来解决上述技术问题：本专利技术提供了了一种集成电路的静电保护电路，所述集成电路包括保护点，所述静电保护电路包括正向触发电路和反向触发电路；所述正向触发电路包括钳位三极管；所述反向触发电路包括至少一个二极管电路；所述二极管电路包括阴极端和阳极端；所述钳位三极管的集电极与所述保护点电连接，所述钳位三极管的基极与所述阴极端电连接，所述钳位三极管的发射极和所述阳极端接地。本方案中，寄生电容在正常正电压偏置状态下主要来源于钳位三极管的基极和集电极之间的PN结反向偏置寄生电容和二极管电路中的反向偏置寄生电容的等效串联电容。由于PN结在反向工作区寄生电容较小，所以本方案提供的静电保护电路引入的寄生电容小，对受保护集成电路的影响较小。本方案能够兼顾静电保护效果，且电路占用面积小及寄生器件小，同时能够保证集成电路芯片的正常工作。较佳地，所述反向触发电路包括一个所述二极管电路，所述二极管电路包括一个二极管；所述二极管的阴极为所述阴极端，所述二极管的阳极为所述阳极端。本方案中，静电保护电路只用到了两个器件，可以能够最大程度的减少占用集成电路芯片的面积，从而降低成本；同时本静电保护电路的正向ESD触发电压范围广，对受保护集成电路的寄生影响小，可以有效地解决集成电路的ESD问题。较佳地，所述反向触发电路包括多个所述二极管电路，每个所述二极管电路包括一个二极管；多个所述二极管按照阴极的方向一致的方式串联，串联后的多个所述二极管的阴极朝向的一端为所述阴极端，串联后的多个所述二极管的阳极朝向的一端为所述阳极端。本方案中，反向触发电路由多个二极管串联组成。当静电保护电路所在的保护点受到反向ESD脉冲时，反向钳位电压为所有二极管的正向导通电压之和再加上钳位三极管的基极和集电极之间PN结的正向导通电压。由于串联了多个二极管作为触发二极管，使得反向钳位电压相应地增加了，从而扩大了此静电保护电路的反向触发电压的范围。较佳地，所述二极管采用三极管实现。较佳地，所述采用三极管实现为将所述反向触发电路的三极管的基极和集电极电连接作为所述二极管的阴极，将所述反向触发电路的三极管的发射极作为所述二极管的阳极。较佳地，所述钳位三极管为NPN(一种三极管的类型)型三极管。较佳地，所述集成电路为射频集成电路。本专利技术的积极进步效果在于：本专利技术提供的集成电路的静电保护电路能够兼顾静电保护效果，且电路占用面积小、寄生器件小，同时能够保证集成电路芯片的正常工作。附图说明图1为本专利技术实施例1的集成电路的静电保护电路的电路图。图2为本专利技术实施例2的集成电路的静电保护电路的电路图。图3为本专利技术实施例3的集成电路的静电保护电路的电路图。具体实施方式下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。实施例1如图1所示，本实施例提供一种集成电路的静电保护电路，该集成电路5包括保护点1，静电保护电路包括正向触发电路2和反向触发电路3。其中，正向触发电路2包括钳位三极管T1；反向触发电路3包括一个二极管电路，该二极管电路包括阴极端和阳极端。该二极管电路由一个二极管D1实现，二极管D1的阴极为阴极端，二极管D1的阳极为阳极端。钳位三极管T1的集电极C与保护点1连接，钳位三极管T1的基极B与二极管D1的阴极也就是阴极端连接，钳位三极管T1的发射极E以及二极管D1的阳极也就是阳极端均接地4。其中，钳位三极管T1为NPN型三极管，集成电路5为射频集成电路。本实施例中，当静电保护电路所在的保护点1受到正向ESD脉冲时，钳位三极管T1的集电极C电势远大于基极B电势，因此钳位三极管T1的基极B和集电极C之间的PN结受到反向电压冲击，导致其暂时性地反向击穿，从而暂时性地提供了电流从集电极C到基极B流动的一个途径，和基极B相连的二极管D1此时是反向连接，所以假设基极B的电压不超过二极管D1的反向击穿电压，从集电极C流到基极B的电流就不会分流通过二极管D1到地，所以基极B的电流此时只能通过基极B流到发射极E，从而使钳位三极管T1的集电极C到发射极E导通，将大量电流通过钳位三极管T1的集电极C引流到发射极E，也就是引流到地，将静电保护电路所在的保护点的电压钳位，从而保护了集成电路5。本实施例中，当保护点受到正向ESD脉冲时钳位电压接近钳位三极管T1的BC极之间PN结反向击穿电压和钳位三极管T1的BE极之间PN结的正向导通电压的和。前者在大多数现代射频集成电路工艺上能达到10-30V(伏特)左右，后者为0.5-1.5V左右，两者之和远大于集成电路芯片的工作电压，所以不影响受保护集成电路芯片所在电路的正常工作。本实施例中，二极管D1的反向击穿电压大于钳位三极管T1导通时VBE(基极B到发射极E的电势差)的电压。当钳位三极管的基极B到发射极E导通时VBE会维持在一个较小值(例如0.7～1.5V左右)，即二极管D1的反向电压在钳位三极管T1导通时会维持在较小值，这个较小值在大多数集成电路工艺下都远远小于二极管电路中二极管D1的反向击穿电压，所以以上条件在大多数工艺下是很容易满足的。另外，由于钳位三极管T1的电流放大原理(ICE～＝βIBE，其中β是钳位三极管钳位时电流放大系数)，钳位三极管T1的BC极之间的PN结的反向击穿电流远小于ICE，所以钳位三极管T1的BC极之间的PN结在以上过程中不会永久击穿，从而保证了此静电保护电路能够正常本文档来自技高网...

【技术保护点】
1.一种集成电路的静电保护电路，所述集成电路包括保护点，其特征在于，所述静电保护电路包括正向触发电路和反向触发电路；/n所述正向触发电路包括钳位三极管；/n所述反向触发电路包括至少一个二极管电路；所述二极管电路包括阴极端和阳极端；/n所述钳位三极管的集电极与所述保护点电连接，所述钳位三极管的基极与所述阴极端电连接，所述钳位三极管的发射极和所述阳极端接地。/n

【技术特征摘要】
1.一种集成电路的静电保护电路，所述集成电路包括保护点，其特征在于，所述静电保护电路包括正向触发电路和反向触发电路；
所述正向触发电路包括钳位三极管；
所述反向触发电路包括至少一个二极管电路；所述二极管电路包括阴极端和阳极端；
所述钳位三极管的集电极与所述保护点电连接，所述钳位三极管的基极与所述阴极端电连接，所述钳位三极管的发射极和所述阳极端接地。


2.如权利要求1所述的集成电路的静电保护电路，其特征在于，所述反向触发电路包括一个所述二极管电路，所述二极管电路包括一个二极管；所述二极管的阴极为所述阴极端，所述二极管的阳极为所述阳极端。


3.如权利要求1所述的集成电路的静电保护电路，其特征在于，所述反向触发电路包括多个所述二极管电路，每个所述二极管电路包...

【专利技术属性】
技术研发人员：丁苗富，
申请(专利权)人：上海麓慧科技有限公司，
类型：发明
国别省市：上海;31