一种低电容保护器件制造技术

本实用新型专利技术公开了一种低电容保护器件，该器件包括P型衬底材料（101），P型衬底材料（101）上设置P型外延层（102）；P型外延层（102）上设置P型埋层（103）和介质层（104）；P型埋层（103）上设置N型扩散区（105）；介质层（104）和N型扩散区（105）上设置隔离介质层（106）；隔离介质层（106）两侧分别设置金属区一（107）、金属区二（108）。本实用新型专利技术能够降低电容，得到更低的箝位电压。

【技术实现步骤摘要】
一种低电容保护器件
本技术属于电子科学与
，主要涉及到集成电路静电放电(ESD-ElectrostaticDischarge)保护领域，具体是一种低电容保护器件。
技术介绍
静电放电(ESD)广泛存在于日常环境中，它是静电电荷在两个不同静电电位的媒体间发生相互转移的现象。ESD是一种超速放电现象，其瞬时大电流和高电压可以破坏IC部件或使其退化。ESD对半导体器件会造成潜伏性损害，例如漏电流增加和逻辑错误的出现；以及永久性损害，包括PN结烧毁，金属层失效或者氧化层击穿。无论哪种损害，都可能造成生产生活中的极大损失，所以需要ESD保护器件对大电流进行泄放，从而达到保护工作器件的目的。随着半导体工艺的进步，集成电路的特征尺寸和栅氧厚度不断减小，而工作频率不断增加，这对ESD保护器件提出了更严格的要求。ESD保护器件不仅要求符合设计窗口的要求，同时还要考虑其寄生电容对内部电路的影响。ESD保护器件需要在ESD事件发生时承载很大的电流，因此需要较大的芯片面积去释放热量，这就会导致芯片的制造成本增加并导致电路的高频特性退化。对于集成电路，高速信号的传输不允许信号丢失，因此低电容的需求是非常关键的。由于ESD脉冲出现在IC引脚上时，有正负两个方向，所以在设计保护网络时，需要考虑两个方向的放电路径。传统ESD防护器件只能提供单向防护，每种模式至少需要放置一个防护器件，占用大量的版图面积，且多个器件单片集成会带来其他寄生效应，因此双向ESD防护器件的出现是必然的。传统的三极管双向ESD保护器件结构如图2所示，包括：P型单晶材料109，P型调整区110，介质层104，隔离介质层106，两个金属区一107。双向ESD保护结构，当金属区一107加正电位，金属区二108加负电位，或者金属区二108加正电位，金属区一107加负电位时，ESD脉冲都可以通过横向NPN三极管进行泄放。为了降低电容，P型单晶材料109采用高电阻率材料，高电阻率则会导致器件的雪崩电压增加，为了降低雪崩电压，增加了较高掺杂浓度的P型调整区110。通过较高掺杂浓度的P型调整区可以缓解低电容与低雪崩电压的矛盾，但在这基础上，图1所示结构可以进一步降低此双向ESD保护器件的电容，同时可以得到低的雪崩电压。本技术提供了一种优化方案，可以提供一种低电容保护器件，可以获得可控的击穿电压与更低的箝位电压。
技术实现思路
为了解决以上技术问题，本技术提供一种低电容保护器件，包括P型衬底材料，P型衬底材料上设置P型外延层；P型外延层上设置P型埋层和介质层；P型埋层上设置N型扩散区；介质层和N型扩散区上设置隔离介质层；隔离介质层两侧分别设置金属区一、金属区二。一种低电容保护器件的制作方法，包括以下步骤：步骤一、在P型衬底材料上进行P型材料第一次外延。步骤二、在P型外延层上生长一层牺牲氧化层。光刻P型埋层图形，进行硼注入。步骤三、去除氧化层，继续进行P型材料第二次外延，硼在P型外延层扩散，形成P型埋层。步骤四、在P型外延层上生长一层氧化层，光刻沟槽区图形，进行沟槽的刻蚀。沟槽刻蚀完成后，生长带有P型杂质的氧化层，进行化学机械磨平，形成带有负电荷的介质层。步骤五、在P型外延层102上生长一层氧化层，光刻初步N型扩散区105图形，磷注入、推结。步骤六、湿法腐蚀完全表面氧化层，生长一层牺牲氧化层。光刻介质层图形和N型扩散区图形。磷注入，推结，形成N型扩散区和完整的介质层。步骤七、在P型外延层上生长一层氧化层，光刻带有负电荷的介质层图形，刻蚀介质层。正面淀积隔离介质层。步骤八、正面光刻形成接触孔区。溅射或蒸发金属。正面金属光刻，形成金属区。合金。进一步地，步骤一中的第一次P型外延电阻率为0.01-100Ω·cm。进一步的，步骤二中的硼注入剂量为1E13-2E15cm-2，能量为30-80KeV。硼推结的温度条件为1000-1250℃，时间为30-150min。进一步的，步骤三中的第二次P型外延电阻率与步骤一中第一次P型外延电阻率相同。进一步的，步骤四中的沟槽深度为0.5-2μm。进一步的，步骤五中的磷注入剂量为1E14-1E16cm-2，能量为60-120KeV。磷推结的温度条件为1000-1250℃，时间为30-150min。进一步的，步骤六中的磷注入剂量为1E13-2E15cm-2，能量为40-80KeV。磷推结的温度条件为950-1250℃，时间为25-120min。进一步的，步骤七中的隔离介质层为四乙氧基硅烷TEOS，厚度为5000-10000Å。进一步的，步骤八中接触孔光刻后，淀积一层TI/TIN；正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4um。合金的温度为300-600℃，时间为20-50min。本技术的有益效果如下：1.本技术引入的带负电荷介质层，可以进一步降低双向ESD保护器件电容。2.本技术的降低电容可以通过调整P型外延层的电阻率可以获得需求的电容值。3.本技术的P型埋层结构以及前后两次分开注入得到的N型扩散区的浓度分布，可以调整器件的击穿电压，降低外延层电阻率对击穿电压的影响。4.本技术引入的带负电荷介质层，使本技术提供的ESD保护器件与传统三极管结构在相同电容下，可以采用更高外延层电阻率，从而得到更低的箝位电压。附图说明图1为本技术的剖面结构图。图2为传统的双向三极管ESD保护器件结构剖面示意图。图3-10是本技术制作方法的示意图。图中，101.P型衬底材料，102.P型外延层，103.P型埋层，104.介质层，105.N型调整区，106.隔离介质层，107.金属区一，108.金属区二。具体实施方式以下结合附图和实施方式对本技术作进一步的详细描述。以5V电压等级为例做详细说明。本实施案例选用5V电压等级做详细说明。如图1所示，一种低电容保护器件，包括：P型衬底材料101，P型外延层102，P型埋层103，介质层104，N型扩散区105，隔离介质层106，金属区一107，金属区二108。P型衬底材料101上设置P型外延层102；P型外延层102上设置P型埋层103和介质层104；P型埋层103上设置N型扩散区105；介质层104和N型扩散区105上设置隔离介质层106；隔离介质层106两侧分别设置金属区一107、金属区二108。一种低电容保护器件的制作方法，包括以下步骤：如图3所示，在P型衬底材料101上第一次生长P型外延层102，第一次P型外延电阻率为0.01-100Ω·cm。如图4所示，在P型外延层102上生长一层牺牲氧化层。光刻P型埋层103图形，进行硼注入。硼注入剂量为1E13-2E15cm-2，能量为30-80KeV。硼推结的温度条件为1000-1250℃，时间为30-150min。如图5所示，去除氧化本文档来自技高网...

【技术保护点】
1.一种低电容保护器件，其特征在于：包括P型衬底材料（101），P型衬底材料（101）上设置P型外延层（102）；P型外延层（102）上设置P型埋层（103）和介质层（104）；P型埋层（103）上设置N型扩散区（105）；介质层（104）和N型扩散区（105）上设置隔离介质层（106）；隔离介质层（106）两侧分别设置金属区一（107）、金属区二（108）。/n

【技术特征摘要】
1.一种低电容保护器件，其特征在于：包括P型衬底材料（101），P型衬底材料（101）上设置P型外延层（102）；P型外延层（102）上设置P型埋层（103）和介质层（104）；P...

【专利技术属性】
技术研发人员：许志峰，宋文龙，张鹏，刘志雄，
申请(专利权)人：江苏吉莱微电子股份有限公司，
类型：新型
国别省市：江苏;32