一种栅约束NPN三极管型ESD器件及其实现方法技术

本发明专利技术公开了一种栅约束NPN三极管型ESD器件及其实现方法，将现有栅约束硅控整流器中高浓度P型掺杂(20)右侧的所有结构全部去除，只保留所述高浓度P型掺杂(20)和左侧的高浓度N型掺杂(28)以及覆盖高浓度P型掺杂(20)和高浓度N型掺杂(28)之间第一低压N阱(60)上方的第一N型栅极(40)，以构成栅约束P‑i‑N二极管，然后将该栅约束P‑i‑N二极管以所述高浓度P型掺杂(20)为中轴线左右对称折叠而构成所述栅约束NPN三极管型ESD器件。

【技术实现步骤摘要】
一种栅约束NPN三极管型ESD器件及其实现方法
本专利技术涉及半导体集成电路
，特别是涉及一种用于防静电保护设计的新型栅约束NPN三极管型ESD器件及其实现方法。
技术介绍
在集成电路防静电保护设计领域，防静电保护设计窗口一般取决于工作电压和内部受保护电路的栅氧化层厚度，以某公司55LP先进工艺平台为例，核心器件(1.2VMOSFET)的工作电压为1.2V，栅氧化层(GOX)厚度为25A(埃，0.1nm)，所以该公司55LP先进工艺平台核心器件(1.2VMOSFET)的防静电保护设计窗口通常为1.32V～5V之间。但是该公司55LP先进工艺平台核心器件(1.2VNMOS)的回滞效应特性曲线，如图1所示，却表明核心器件的触发电压(Vt1，右侧曲线较低位置拐点对应电压)为6.7V，超出核心器件的防静电保护设计窗口，如果将该核心器件(1.2VNMOS)直接用于防静电保护设计，极易导致核心器件(1.2VMOSFET)的栅氧化层发生可靠性问题。业界首先提出了一种如图2所示的栅约束硅控整流器以试图解决先进工艺平台核心器件的防静电保护设计问题。如图2所示，该现有栅约束硅控整流器ESD器件包括多个浅沟道隔离层(STI，ShallowTrenchIsolation)10、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26、低压N阱(LV-N-Well)60、低压P阱(LV-P-Well)70、P型衬底(P-Sub)80、第一N型栅极40、第二N型栅极50以及多个连接掺杂区与电极的金属硅化物(Silicide)30。整个ESD器件置于P型衬底(P-Sub)80上，在P型衬底(P-Sub)80左边生成一个低压N阱(LV-N-Well)60，在P型衬底(P-Sub)80右边生成一个低压P阱(LV-P-Well)70，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20置于低压N阱(LV-N-Well)60上部，高浓度P型掺杂(P+)20、低压N阱(LV-N-Well)60以及低压P阱(LV-P-Well)70构成等效PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于低压P阱(LV-P-Well)70上部，低压N阱(LV-N-Well)60、低压P阱(LV-P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构；在高浓度N型掺杂(N+)28左侧设置浅沟道隔离层(STI，ShallowTrenchIsolation)10，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20间用低压N阱(LV-N-Well)60隔离(即其间的间隔为60的一部分)，在该部分低压N阱上方设置第一N型栅极40，高浓度P型掺杂(P+)20的右侧为低压N阱(LV-N-Well)60的一部分，该部分低压N阱(LV-N-Well)60的宽度为A，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，ShallowTrenchIsolation)10隔离，高浓度P型掺杂(P+)26右侧设置浅沟道隔离层(STI，ShallowTrenchIsolation)10，高浓度N型掺杂(N+)24的左侧为低压P阱(LV-P-Well)70的一部分，该部分低压P阱(LV-P-Well)70的宽度为B；在高浓度N型掺杂(N+)28的上方、高浓度P型掺杂(P+)20的上方、高浓度N型掺杂(N+)24的上方、高浓度P型掺杂(P+)26的上方生成4个金属硅化物30，在高浓度P型掺杂(P+)20右侧的宽度为A的低压N阱的上方和高浓度N型掺杂(N+)24的左侧宽度为B的低压P阱的上方设置第二N型栅极50；高浓度N型掺杂(N+)28上方的金属硅化物30引出电极连接至电源Vdd，高浓度P型掺杂(P+)20上方的金属硅化物30并引出电极组成该新型栅约束硅控整流器ESD器件的阳极Anode，高浓度N型掺杂(N+)24的上方的金属硅化物30以及高浓度P型掺杂(P+)26的上方的金属硅化物30与第二N型栅极50相连并引出电极组成该现有栅约束硅控整流器ESD器件的阴极Cathode。对图2所示现有技术，在该公司55LP先进工艺平台上设计相关测试结构得到其正向工作时(TLP脉冲施加在阳极Anode上，而阴极Cathode接地，电源Vdd浮接)的回滞效应曲线如图3所示，当参数A和B取适当数值时，其正向工作时的回滞效应的触发电压Vt1为4.22V，维持电压Vh为1.44V，二次击穿电流It2为38mA/um，漏电流为1nA/um，可以说该栅约束硅控整流器正向工作时的回滞效应特性完全满足该公司55LP先进工艺平台核心器件(1.2VMOSFET)的防静电保护设计需要。但得到该栅约束硅控整流器反向工作时(TLP脉冲施加在阴极Cathode上，而阳极Anode接地，电源Vdd浮接)的回滞效应曲线如图4所示，其反向工作时的回滞效应的触发电压Vt1为5.53V,维持电压为5.53V，而二次击穿电流It2仅为2.75mA/um，漏电流则为1pA/um，其反向工作时的触发电压超过了该公司55LP先进工艺平台核心电路的防静电保护设计的设计窗口，而且其反向工作时的二次击穿电流It2也偏低，所以该栅约束硅控整流器不能单独适用于该公司55LP先进工艺平台核心电路的防静电保护设计，而必须再并联一个反向二极管才能适用于该公司55LP先进工艺平台核心电路的防静电保护设计，这增加了先进工艺平台核心电路防静电保护设计的复杂度，也增大了先进工艺平台核心电路防静电保护设计所需电路的版图面积。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种栅约束NPN三极管型ESD器件及其实现方法，以在现有栅约束硅控整流器基础上实现一种新型栅约束NPN三极管型ESD器件，克服了现有栅约束硅控整流器因反向工作时回滞效应触发电压过大和二次击穿电流过小而导致的无法单独适用于先进工艺平台核心电路的防静电保护设计的问题。为达上述及其它目的，本专利技术提出一种栅约束NPN三极管型ESD器件，所述栅约束NPN三极管型ESD器件包括：半导体衬底(80)；依次生成于所述半导体衬底(80)中的第一低压N阱(60)、低压P阱(70)以及第二低压N阱(62)；高浓度N型掺杂(28)置于所述第一低压N阱(60)上部，高浓度P型掺杂(20)置于所述低压P阱(70)上部，高浓度N型掺杂(N+)22置于所述第二低压N阱(62)上部，所述高浓度N型掺杂(28)的左侧设置浅沟道隔离层(10)，其右侧为所述第一低压N阱(60)的一部分，所述高浓度N型掺杂(22)的右侧设置浅沟道隔离层(10)，其左侧为所述第二低压N阱(62)的一部分；在所述高浓度N型掺杂(28)的上方、高浓度N型掺杂(22)的上方分别生成金属硅化物(30)，在高浓度N型掺杂(28)右侧的第一低压N阱(60)的上方设置第一N型栅极(40)，在所述高浓度N型掺杂(22)左侧的第二低压N阱(62)的上方设置第二N型栅极(本文档来自技高网...

【技术保护点】
1.一种栅约束NPN三极管型ESD器件，其特征在于，所述栅约束NPN三极管型ESD器件包括：/n半导体衬底(80)；/n依次生成于所述半导体衬底(80)中的第一低压N阱(60)、低压P阱(70)以及第二低压N阱(62)；/n高浓度N型掺杂(28)置于所述第一低压N阱(60)上部，高浓度P型掺杂(20)置于所述低压P阱(70)上部，高浓度N型掺杂(N+)22置于所述第二低压N阱(62)上部，所述高浓度N型掺杂(28)的左侧设置浅沟道隔离层(10)，其右侧为所述第一低压N阱(60)的一部分，所述高浓度N型掺杂(22)的右侧设置浅沟道隔离层(10)，其左侧为所述第二低压N阱(62)的一部分；/n在所述高浓度N型掺杂(28)的上方、高浓度N型掺杂(22)的上方分别生成金属硅化物(30)，在高浓度N型掺杂(28)右侧的第一低压N阱(60)的上方设置第一N型栅极(40)，在所述高浓度N型掺杂(22)左侧的第二低压N阱(62)的上方设置第二N型栅极(42)；/n所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极组成该栅约束NPN三极管型ESD器件的阳极，在高浓度N型掺杂(22)的上方的金属硅化物(30)引出电极组成该该栅约束NPN三极管型ESD器件的阴极。/n...

【技术特征摘要】
1.一种栅约束NPN三极管型ESD器件，其特征在于，所述栅约束NPN三极管型ESD器件包括：
半导体衬底(80)；
依次生成于所述半导体衬底(80)中的第一低压N阱(60)、低压P阱(70)以及第二低压N阱(62)；
高浓度N型掺杂(28)置于所述第一低压N阱(60)上部，高浓度P型掺杂(20)置于所述低压P阱(70)上部，高浓度N型掺杂(N+)22置于所述第二低压N阱(62)上部，所述高浓度N型掺杂(28)的左侧设置浅沟道隔离层(10)，其右侧为所述第一低压N阱(60)的一部分，所述高浓度N型掺杂(22)的右侧设置浅沟道隔离层(10)，其左侧为所述第二低压N阱(62)的一部分；
在所述高浓度N型掺杂(28)的上方、高浓度N型掺杂(22)的上方分别生成金属硅化物(30)，在高浓度N型掺杂(28)右侧的第一低压N阱(60)的上方设置第一N型栅极(40)，在所述高浓度N型掺杂(22)左侧的第二低压N阱(62)的上方设置第二N型栅极(42)；
所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极组成该栅约束NPN三极管型ESD器件的阳极，在高浓度N型掺杂(22)的上方的金属硅化物(30)引出电极组成该该栅约束NPN三极管型ESD器件的阴极。


2.如权利要求1所述的一种栅约束NPN三极管型ESD器件，其特征在于：所述高浓度P型掺杂(20)、第一低压N阱(60),高浓度N型掺杂(28)以及第一N型栅极(40)构成栅约束P-i-N二极管。


3.如权利要求2所述的一种栅约束NPN三极管型ESD器件，其特征在于：所述高浓度P型掺杂(20)、第二低压N阱(62),高浓度N型掺杂(22)以及第二N型栅极(42)构成栅约束P-i-N二极管。


4.如权利要求3所述的一种栅约束NPN三极管型ESD器件，其特征在于：所述栅约束NPN三极管型ESD器件为将该栅约束P-i-N二极管以所述高浓度P型掺杂(20)为中轴线左右对称折叠而构成。


5.如权利要求4所述的一种栅约束NPN三极管型ESD器件，其特征在于：所述高浓度N型掺杂(28)与所述高浓度N型掺杂(22)的宽度相等，即所述高浓度N型掺杂(28)的宽度W1＝所述高浓度N型掺杂(22)的宽度W2。


6.如权利要求5所述的一种栅约束NPN三极管型ESD器件，其特征在于：所述高浓度N型掺杂(28)和所述高浓度P型掺杂(20)之间的宽度与所述高浓度N型掺杂(22)和所述...

【专利技术属性】
技术研发人员：朱天志，黄冠群，陈昊瑜，邵华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31