一种抗干扰的大功率碳化硅二极管封装结构制造技术

本实用新型专利技术系提供一种抗干扰的大功率碳化硅二极管封装结构，包括绝缘封装体，绝缘封装体中设有碳化硅芯片、电容、陶瓷片、第一导电脚和第二导电脚；碳化硅芯片和电容均焊接于第一导电脚上，碳化硅芯片的顶部电极通过第一导线与第二导电脚连接；陶瓷片的顶面印刷有电感，陶瓷片中设有导电柱，电感的一端通过第二导线与电容的顶端连接，电感的另一端连接导电柱的顶端，导电柱的底端焊接于第二导电脚上。本实用新型专利技术内部封装集成有可靠的电路保护结构，能够形成良好的抗干扰性能，电感通过印刷的方式设置在陶瓷片的表面，不仅能够有效缩减整体封装结构的体积，还能够提高整体结构的散热性能。热性能。热性能。

A high power SiC diode packaging structure with anti interference

【技术实现步骤摘要】
一种抗干扰的大功率碳化硅二极管封装结构


[0001]本技术涉及二极管领域，具体公开了一种抗干扰的大功率碳化硅二极管封装结构。

技术介绍

[0002]碳化硅是一种成熟的宽禁带半导体材料，碳化硅二极管具有高耐压、低损耗、高效率等特点，在开关电源、高频整流器上应用广泛。
[0003]在工作电压较高的电路环境中，现有技术中的碳化硅二极管的耐压性能略显不足，应用焊接于PCB板时往往需要在其两端并联保护电路，以确保碳化硅二极管的工作性能，降低其所受谐波的影响，但这种设计方式需要占用PCB板的空间，不利于PCB板的布局设计，PCB板的结构需要增加一定的面积，不利于当下电子产品对小型化设计的需求。

技术实现思路

[0004]基于此，有必要针对现有技术问题，提供一种抗干扰的大功率碳化硅二极管封装结构，集成有可靠的电路保护结构，能够有效提高工作性能，且应用方便。
[0005]为解决现有技术问题，本技术公开一种抗干扰的大功率碳化硅二极管封装结构，包括绝缘封装体，绝缘封装体中设有碳化硅芯片、电容、陶瓷片、第一导电脚和第二导电脚；
[0006]碳化硅芯片和电容均焊接于第一导电脚上，碳化硅芯片的顶部电极通过第一导线与第二导电脚连接；
[0007]陶瓷片的顶面印刷有电感，陶瓷片中设有导电柱，电感的一端通过第二导线与电容的顶端连接，电感的另一端连接导电柱的顶端，导电柱的底端焊接于第二导电脚上。
[0008]进一步的，绝缘封装体的底部设有散热陶瓷座。
[0009]进一步的，散热陶瓷座上设有卡位槽，绝缘封装体的底部连接于卡位槽内。
[0010]进一步的，卡位槽的截面呈倒T字形。
[0011]进一步的，第一导电脚包括第一顶板、第一斜立板和第一底板，第一顶板位于绝缘封装体内，碳化硅芯片和电容均位于第一顶板上，第一斜立板和第一底板均位于绝缘封装体外；第二导电脚包括第二顶板、第二斜立板和第二底板，第二顶板位于绝缘封装体内，陶瓷片位于第二顶板上，第二斜立板和第二底板均位于绝缘封装体外。
[0012]进一步的，第一底板中设有第一加固孔，第二底板中设有第二加固孔。
[0013]本技术的有益效果为：本技术公开一种抗干扰的大功率碳化硅二极管封装结构，内部封装集成有可靠的电路保护结构，可有效吸收电路中产生的谐波，能够形成良好的抗干扰性能，还能够有效增大禁带宽度，工作性能优良；此外，电感通过印刷的方式设置在陶瓷片的表面，不仅能够有效缩减整体封装结构的体积，还能够提高整体结构的散热性能，延长使用寿命；应用时无需在PCB板上设置额外的保护电路，应用设计方便。
附图说明
[0014]图1为本技术的分解结构示意图。
[0015]图2为本技术的俯视结构示意图。
[0016]图3为本技术沿图2中A
‑
A
’
的剖面结构示意图。
[0017]图4为本技术的电路结构示意图。
[0018]附图标记为：绝缘封装体10、散热陶瓷座11、卡位槽12、碳化硅芯片20、第一导线21、电容30、第二导线31、陶瓷片40、电感41、导电柱42、第一导电脚50、第一顶板51、第一斜立板52、第一底板53、第一加固孔531、第二导电脚60、第二顶板61、第二斜立板62、第二底板63、第二加固孔631。
具体实施方式
[0019]为能进一步了解本技术的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本技术作进一步详细描述。
[0020]参考图1至图4。
[0021]本技术实施例公开一种抗干扰的大功率碳化硅二极管封装结构，如图1
‑
3所示，包括绝缘封装体10，绝缘封装体10中设有碳化硅芯片20、电容30、陶瓷片40、第一导电脚50和第二导电脚60，碳化硅芯片20为使用碳化硅取代硅作为半导体材料的二极管芯片，具有高于传统硅数倍的禁带、漂移速度、击穿电压、热导率、耐高温等优良性能，能够适应高温高压、大功率的工作条件，电容30可以为两面均印刷有导电金属的云母片，第一导电脚50和第二导电脚60的末端均凸出于绝缘封装体10外，第一导电脚50和第二导电脚60互不接触；
[0022]碳化硅芯片20和电容30均焊接于第一导电脚50上，碳化硅芯片20的底部电极焊接于第一导电脚50上，电容30的底端焊接于第一导电脚50上，碳化硅芯片20的顶部电极通过第一导线21与第二导电脚60连接；
[0023]陶瓷片40的顶面印刷有电感41，即陶瓷片40的顶面固定有印刷电感41，陶瓷片40中设有贯穿其上下的导电柱42，电感41的一端通过第二导线31与电容30的顶端连接，电感41的另一端连接导电柱42的顶端，导电柱42的底端焊接于第二导电脚60上，陶瓷片40还通过粘合剂与第二导电脚60连接，能够有效提高陶瓷片40与第二导电脚60之间的结构的稳定性。
[0024]本技术设置电容30和电感41串联后与碳化硅芯片20实现并联如图4所示，能够有效吸收电路中产生的谐波，不仅能够起抗干扰的良好效果，还能有效增大禁带宽度，提高整体结构的工作性能；此外，电感41通过印刷的方式固定于陶瓷片40的表面，能够有效缩减占用的空间，提高封装结构的轻薄化程度，陶瓷片40的设置不仅能够有效提高整体结构散热性能，延长使用寿命，同时能够避免电感41与第二导电脚60因直接接触而失效，整体结构稳定可靠。
[0025]在本实施例中，绝缘封装体10的底部设有散热陶瓷座11，碳化硅芯片20、电容30、陶瓷片40、第一导电脚50和第二导电脚60均位于绝缘封装体10和散热陶瓷座11之间，散热陶瓷具有良好的导热性能和绝缘性能，能够有效提高整体封装结构的散热效果，从而提高其大功率工作下的性能。
[0026]基于上述实施例，散热陶瓷座11上设有卡位槽12，绝缘封装体10的底部连接于卡
位槽12内，能够散热陶瓷座11与绝缘封装体10之间连接结构的稳定性。
[0027]基于上述实施例，卡位槽12的截面呈倒T字形，能够形成倒勾的结构，可进一步提高散热陶瓷座11与绝缘封装体10之间连接结构的稳定性。
[0028]在本实施例中，第一导电脚50包括依次连接的第一顶板51、第一斜立板52和第一底板53，第一顶板51位于绝缘封装体10内，碳化硅芯片20和电容30均位于第一顶板51上，第一斜立板52和第一底板53均位于绝缘封装体10外，第一底板53位于第一顶板51的一侧下方；第二导电脚60包括依次连接的第二顶板61、第二斜立板62和第二底板63，第二顶板61位于绝缘封装体10内，陶瓷片40位于第二顶板61上，第二导线31远离碳化硅芯片20的一端焊接于第二顶板61上，第二斜立板62和第二底板63均位于绝缘封装体10外，第二底板63位于第二顶板61的一侧下方。
[0029]基于上述实施例，第一底板53中设有第一加固孔531，第二底板63中设有第二加固孔631，焊接安装时，加固孔能够供焊锡本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗干扰的大功率碳化硅二极管封装结构，其特征在于，包括绝缘封装体(10)，所述绝缘封装体(10)中设有碳化硅芯片(20)、电容(30)、陶瓷片(40)、第一导电脚(50)和第二导电脚(60)；所述碳化硅芯片(20)和所述电容(30)均焊接于所述第一导电脚(50)上，所述碳化硅芯片(20)的顶部电极通过第一导线(21)与所述第二导电脚(60)连接；所述陶瓷片(40)的顶面印刷有电感(41)，所述陶瓷片(40)中设有导电柱(42)，所述电感(41)的一端通过第二导线(31)与所述电容(30)的顶端连接，所述电感(41)的另一端连接所述导电柱(42)的顶端，所述导电柱(42)的底端焊接于所述第二导电脚(60)上。2.根据权利要求1所述的一种抗干扰的大功率碳化硅二极管封装结构，其特征在于，所述绝缘封装体(10)的底部设有散热陶瓷座(11)。3.根据权利要求2所述的一种抗干扰的大功率碳化硅二极管封装结构，其特征在于，所述散热陶瓷座(11)上设有卡位槽(12)，所述绝缘封装体(10)的底部连接于所述卡位槽(...

【专利技术属性】
技术研发人员：张毅，
申请(专利权)人：东莞市佳骏电子科技有限公司，
类型：新型
国别省市：