一种用于计算定时器滤波器的采样率的方法及控制装置制造方法及图纸

本申请公开了一种用于计算定时器滤波器的采样率的方法及控制装置，该控制装置包括处理器和定时器滤波器，处理器分别预设定时器滤波器在N1、N2个事件后产生输出跳变及中断信号，以使定时器滤波器在接收到边沿信号后分别对应地产生第一输出跳变、第二输出跳变，随即对应地产生第一中断信号、第二中断信号，并且处理器在接收到第一中断信号、第二中断信号后执行中断处理，以分别对应产生第一GPIO翻转、第二GPIO翻转；处理器还统计从边沿信号出现边沿到产生第一GPIO翻转的时间t1,和从边沿信号出现边沿到产生第二GPIO翻转的时间t2；进而能够基于N1、N2、t1和t2的值计算得到定时器滤波器的实际采样率。器的实际采样率。器的实际采样率。

A method and control device for calculating sampling rate of timer filter

【技术实现步骤摘要】
一种用于计算定时器滤波器的采样率的方法及控制装置


[0001]本申请涉及定时器
，具体涉及一种用于计算定时器滤波器的采样率的方法及控制装置。

技术介绍

[0002]定时器就是用来做延迟用的一个元件，在一个精确地时间后执行下一步。通过不同的程序，或者电路从而实现计时、定时、延迟等待等功能。
[0003]一般地，定时器的输入通道上都有一个滤波单元(滤波单元属于定时器内部结构)，分别位于每个输入通路上和外部触发输入通路上，用于滤除输入信号上的高频干扰。
[0004]实际上，数字滤波器是一个事件计数器，它记录到N个事件后产生一个输出跳变。具体为，当滤波器连续采样到N次个有效电平时，就输出这个有效电平；否则，当滤波器没有连续采样到N次个有效电平时，再从0开始计数，输出会一直保持上次输出的有效电平。例如，滤波器上一次输出是高电平，本次连续采样到N-1个高电平，但第N个电平是低电平，那么滤波器仍然保持上次输出的高电平，并重新开始计数，记录1次低电平，如果在其后采样的N-1个也是低电平，此时，滤波器才输出低电平，于是一个下降沿才出现在滤波器输出上。由此可见，N个事件指的是连续采样N个有效电平，“产生一个输出跳变”指的是输出这个连续出现了N次的电平。
[0005]滤波器的采样频率和采样次数可以由用户程序根据需要选择。但是，实际使用中，由于环境等种因素的影响，定时器滤波器的实际采样率和配置的理论值并不完全相同，可能会存在误差。

技术实现思路

[0006]为了克服上述现有技术存在的问题，本申请的主要目的在于提供一种能够准确计算出定时器滤波器的实际采样频率的方法。
[0007]为了实现上述目的，本申请具体采用以下技术方案：
[0008]本申请提供了一种控制装置，该控制装置包括处理器和定时器滤波器；
[0009]所述处理器分别预设所述定时器滤波器在N1个事件、N2个事件后产生输出的跳变，随之产生中断信号，以使所述定时器滤波器在接收到发自信号发生器的边沿信号后分别对应地产生第一输出跳变、第二输出跳变，并使之随即对应地产生第一中断信号、第二中断信号；所述N1、N2为正整数，且N1<N2；
[0010]所述处理器接收所述第一中断信号、第二中断信号后执行中断处理，以分别对应产生第一GPIO翻转、第二GPIO翻转；
[0011]所述处理器统计从所述边沿信号出现边沿到产生第一GPIO翻转的时间t1,和从所述边沿信号出现边沿到产生第二GPIO翻转的时间t2；最后基于所述N1、N2、t1和t2的值计算得到所述定时器滤波器的采样率。
[0012]优选地，所述控制装置还包括GPIO接口，并且在所述时间t1、t2的统计由信号采集
装置完成时，具体为：所述定时器滤波器包括用于接收所述边沿信号的输入接口，所述信号采集装置分别耦合至所述定时器滤波器输入接口和所述GPIO接口，以采集所述边沿信号和GPIO输出信号，统计从所述边沿信号出现边沿到产生第一GPIO翻转的时间t1,和从所述边沿信号出现边沿到产生第二GPIO翻转的时间t2。
[0013]优选地，所述处理器还用于基于所述N1、N2、t1和t2的值计算得到所述定时器滤波器的采样率。
[0014]优选地，所述定时器滤波器采样率f可根据公式f＝1/((t2-t1)/(N2-N1))计算得出。
[0015]优选地，所述处理器是CPU。
[0016]优选地，所述控制装置可为一集成封装的MCU、MPU或DSP芯片。
[0017]相应地，本申请还公开了一种用于计算定时器滤波器的采样率的方法，该方法包括步骤：
[0018]预设定时器滤波器在N1个事件后产生输出跳变并在产生输出跳变时产生中断信号。
[0019]向定时器滤波器输入边沿信号，使定时器滤波器在N1个事件后产生第一输出跳变，随即产生第一中断信号；
[0020]处理器接收所述第一中断信号并在接收到所述第一中断信号后执行中断处理，产生第一GPIO翻转；
[0021]统计从所述边沿信号出现边沿到产生第一GPIO翻转所需的时间t1；
[0022]预设定时器滤波器在N2个事件后产生输出跳变并在产生输出跳变时产生中断信号。
[0023]向定时器滤波器输入边沿信号，使定时器滤波器在N2个事件后产生第二输出跳变，随即产生第二中断信号；
[0024]处理器接收所述第二中断信号并在接收到所述第二中断信号后执行中断处理，产生第二GPIO翻转；
[0025]统计从所述边沿信号出现边沿到产生第二GPIO翻转所需的时间t2；
[0026]基于所述N1、N2、t1和t2的值计算得到定时器滤波器的采样率；
[0027]其中，N1、N2为正整数，且N1<N2。
[0028]优选地，所述时间t1、t2的统计由信号采集装置执行。
[0029]优选地，所述时间t1、t2的统计由处理器程序执行。
[0030]优选地，所述定时器滤波器的采样率的计算可根据公式f＝1/((t2-t1)/(N2-N1))而计算得到。
[0031]相比于现有技术，本申请的控制器包括处理器和定时器滤波器，通过处理器分别预设定时器滤波器在N1个事件、N2个事件后产生输出的跳变，随之产生中断信号，以使定时器滤波器在接收到发自信号发生器的边沿信号后分别对应地产生第一输出跳变、第二输出跳变，并使之随即对应地产生第一中断信号、第二中断信号；处理器接收所述第一中断信号、第二中断信号，并在接收到所述第一中断信号、第二中断信号后执行中断处理，以分别对应产生第一GPIO翻转、第二GPIO翻转；再通过处理器或信号采集装置统计从所述边沿信号出现边沿到产生第一GPIO翻转的时间t1,和从所述边沿信号出现边沿到产生第二GPIO翻
转的时间t2；进而能够基于所述N1、N2、t1和t2的值计算得到所述定时器滤波器的采样率，使定时器的定时或计时更准确。
附图说明
[0032]图1为本申请实施例的计算定时器滤波器的采样率的方法的流程图。
[0033]图2为本申请实施例输入的边沿信号为上升沿信号时的波形图。
[0034]图3为本申请实施例输入的边沿信号为下降沿信号时的波形图。
[0035]图4为本申请实施例的控制装置的结构框图。
[0036]图5为本申请另一实施例的控制装置的结构框图。
[0037]图6为本申请另一实施例的控制装置的结构框图。
具体实施方式
[0038]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0039]在本申请的描述中，除非另有明确的规定和限定，术语“第一”、“第二”仅用于描述的目的，而不能理解为指示或暗示相对重要性；除非另有规定或说明，术语“多个”是指两个或两个以上；术语“连接”、“固定”等均应做广本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制装置，其特征在于，包括处理器和定时器滤波器；所述处理器分别预设所述定时器滤波器在N1个事件、N2个事件后产生输出跳变，随之产生中断信号，以使所述定时器滤波器在接收到发自信号发生器的边沿信号后分别对应地产生第一输出跳变、第二输出跳变，并使之随即对应地产生第一中断信号、第二中断信号；所述N1、N2为正整数，且N1<N2；所述处理器接收所述第一中断信号、第二中断信号后执行中断处理，以分别对应产生第一GPIO翻转、第二GPIO翻转；所述处理器统计从所述边沿信号出现边沿到产生第一GPIO翻转的时间t1,和从所述边沿信号出现边沿到产生第二GPIO翻转的时间t2；基于所述N1、N2、t1和t2的值计算得到所述定时器滤波器的采样率。2.根据权利要求1所述的控制装置，其特征在于，所述控制装置还包括GPIO接口，所述时间t1、t2的统计由信号采集装置完成，具体为：所述定时器滤波器包括用于接收所述边沿信号的输入接口，所述信号采集装置分别耦合至所述定时器滤波器输入接口和所述GPIO接口，以采集所述边沿信号和GPIO输出信号，统计从所述边沿信号出现边沿到产生第一GPIO翻转的时间t1,和从所述边沿信号出现边沿到产生第二GPIO翻转的时间t2。3.根据权利要求1所述的控制装置，其特征在于，所述处理器还用于基于所述N1、N2、t1和t2的值计算得到所述定时器滤波器的采样率。4.根据权利要求3所述的控制装置，其特征在于，所述定时器滤波器采样率f可根据公式f＝1/((t2-t1)/(N2-N1))计算得出。5.根据权利要求...

【专利技术属性】
技术研发人员：陈成，张吉红，
申请(专利权)人：珠海极海半导体有限公司，
类型：发明
国别省市：