集成芯片及其形成方法技术

在一些实施例中，本公开涉及一种集成芯片。该集成芯片包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。铁电切换层布置在底部电极和顶部电极之间。铁电切换层配置为基于施加到底部电极或顶部电极的一个或多个电压改变极化。晶种层布置在底部电极和顶部电极之间。晶种层和铁电切换层具有非单斜晶相。本申请的实施例还涉及形成集成芯片的方法。

【技术实现步骤摘要】
集成芯片及其形成方法
本申请的实施例涉及集成芯片及其形成方法。
技术介绍
许多现代电子器件包含被配置用于存储数据的电子存储器。铁电存储器可为易失存储器或非易失存储器。易失存储器在通电时存储数据，而非易失存储器在去除电源时仍能存储数据。铁电随机存取存储器(FeRAM)器件是下一代非易失存储器技术的有前景的候选器件。这是因为FeRAM器件提供许多优势，包括短写入时间、高耐久性、低功耗，和对辐射损害的低灵敏度。
技术实现思路
本申请的一些实施例提供了一种集成芯片，包括：底部电极，设置在衬底上方；顶部电极，设置在所述底部电极上方；铁电切换层，布置在所述底部电极和所述顶部电极之间，其中，所述铁电切换层被配置为基于施加到所述底部电极或所述顶部电极的一个或多个电压改变极化；以及晶种层，布置在所述底部电极和所述顶部电极之间，其中所述晶种层和所述铁电切换层包括非单斜晶相。本申请的另一些实施例提供了一种集成芯片，包括：底部电极，设置在衬底上方；顶部电极，设置在所述底部电极上方；晶种层，布置在所述底部电极和所述顶部电极之间，其中所述晶种层包括非单斜晶相；铁电切换层，布置在所述底部电极和所述顶部电极之间，其中，所述铁电切换层包括具有单斜晶相的第一区域和具有非单斜晶相的第二区域。本申请的又一些实施例提供了一种形成集成芯片的方法，包括：在衬底上方形成底部电极层；在所述底部电极层上方形成晶种层；在所述底部电极成上方形成接触所述晶种层的铁电切换层，其中，所述铁电切换层形成为具有第一区域和第二区域，所述第一区域具有第一晶相，所述第二区域具有不同的晶相；在所述铁电切换层上方形成顶部电极层；以及对所述底部电极层、所述晶种层、所述铁电切换层和所述顶部电极层执行一个或多个图案化工艺以形成铁电随机存取存储器(FeRAM)器件。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了具有包含数据存储结构的铁电随机存取存储器(FeRAM)器件的集成芯片的一些实施例的截面图，该数据存储结构包括配置用于提高FeRAM器件性能的晶种层。图2A至图2B示出了具有包含数据存储结构的FeRAM器件的集成芯片的一些附加实施例，该数据存储结构包括晶种层。图3示出了具有包含数据存储结构的FeRAM器件的集成芯片的一些附加实施例的截面图，该数据存储结构包括晶种层。图4示出了具有包含数据存储结构的FeRAM器件的集成芯片更详细实施例的截面图，该数据存储结构包括晶种层。图5A至图6示出了具有包含数据存储结构的FeRAM器件的集成芯片的附加实施例的截面图，该数据存储结构包括一个或多个晶种层。图7A至图7B示出了显示具有不同数据存储结构的FeRAM器件的读取窗口的曲线图。图8至图21示出了形成集成芯片的一些方法的实施例的截面图，该集成芯片具有包含数据存储结构的FeRAM器件，该数据存储结构包括晶种层。图22示出一些实施例的方法的流程图，该方法是形成具有包含数据存储结构的FeRAM器件的集成芯片的方法，该数据存储结构包括晶种层。图23至图30示出了形成具有包含数据存储结构的FeRAM器件的集成芯片的方法的一些附加实施例的截面图，该数据存储结构包括晶种层。图31示出了形成具有包含数据存储结构的FeRAM器件的集成芯片的方法的一些附加实施例的流程图，该数据存储结构包括晶种层。图32至图39示出了形成具有包含数据存储结构的FeRAM器件的集成芯片的方法的一些附加实施例的截面图，该数据存储结构包括晶种层。图40示出了形成具有包含数据存储结构的FeRAM器件的集成芯片的方法的一些附加实施例的流程图，该数据存储结构包括晶种层。图41至图48示出了形成具有包含数据存储结构的FeRAM器件的集成芯片的方法的一些附加实施例的截面图，该数据存储结构包括晶种层。图49示出了形成具有包含数据存储结构的FeRAM器件的集成芯片的方法的一些附加实施例的流程图，该数据存储结构包括晶种层。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。铁电随机存取存储器(FeRAM)器件具有底部电极，其通过包含铁电材料的数据存储结构与顶部电极分隔开。铁电材料具有固有电偶极子，该固有电偶极子能通过施加外部电场在相反极性之间切换。不同的极性提供给FeRAM器件不同电容，在读取操作期间，这可通过位线上的电压感测。不同的电容代表不同的数据状态(例如，逻辑“0”或“1”)，从而允许FeRAM器件数字地存储数据。读取窗口是低数据状态(如，逻辑“0”)和高数据状态(如，逻辑“1”)之间在位线上的电压差。随着FeRAM器件尺寸减小，FeRAM器件的操作电压也降低。操作电压的降低减小了读取窗口的尺寸。例如，具有约0.27微米(μm)宽度的FeRAM器件在低电压状态和高电压状态间可具有约3％的平均重叠，而具有约0.135μm宽度的较小的FeRAM器件在低电压状态和高电压状态间可具有约37％的平均重叠。较小FeRAM器件的相当大的重叠降低感测电路在读取操作期间区分低电压状态和高电压状态的能力。应当理解，在数据存储结构中使用的一些铁电材料(如，铪锆氧化物，HfZrO)可以形成为具有单斜晶相，然而，单斜晶相可能会对数据存储结构的铁电性具有负面影响，这可能导致相对较小的读取窗口(即，低数据状态与高数据状态之间的位线电压差相对较小)。在FeRAM器件操作期间，需要足够大的读取窗口，因为大的读取窗口使得其在读取操作期间易于区分彼此不同的数据状态。在一些实施例中，本公开涉及具有包括数据存储结构的集成芯片，数据存储结构具有晶种层，晶种层具有被配置为提高数据存储结构的铁电性的晶相(即，晶体结构)。在一些实施例中，集成芯片可包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。数据存储结构包括布置在底部电极和顶部电极之间的铁电切换层和本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n底部电极，设置在衬底上方；/n顶部电极，设置在所述底部电极上方；/n铁电切换层，布置在所述底部电极和所述顶部电极之间，其中，所述铁电切换层被配置为基于施加到所述底部电极或所述顶部电极的一个或多个电压改变极化；以及/n晶种层，布置在所述底部电极和所述顶部电极之间，其中所述晶种层和所述铁电切换层包括非单斜晶相。/n

【技术特征摘要】
20200422 US 63/013,628;20200724 US 16/938,1081.一种集成芯片，包括：
底部电极，设置在衬底上方；
顶部电极，设置在所述底部电极上方；
铁电切换层，布置在所述底部电极和所述顶部电极之间，其中，所述铁电切换层被配置为基于施加到所述底部电极或所述顶部电极的一个或多个电压改变极化；以及
晶种层，布置在所述底部电极和所述顶部电极之间，其中所述晶种层和所述铁电切换层包括非单斜晶相。


2.根据权利要求1所述的集成芯片，其中，所述铁电切换层包括具有单斜晶相的第一区域和具有非单斜晶相的第二区域。


3.根据权利要求1所述的集成芯片，其中，所述非单斜晶相包括立方晶相、四方晶相或正交晶相。


4.根据权利要求1所述的集成芯片，其中，所述晶种层包括氧化锆、氧化铪、氧化硅、氧化钽、氧化铝、氧化钛、氧化钇、氧化钆、氧化镧或氧化锶。


5.根据权利要求1所述的集成芯片，其中，所述晶种层设置在所述铁电切换层和所述底部电极之间。


6.根据权利要求1所述的集成芯片，其中，所述晶种层设置在所述铁电切换层和所述顶部电极之间。


7.根据权利要求1所述的集成芯片，还包括...

【专利技术属性】
技术研发人员：李璧伸，林杏莲，匡训冲，卫怡扬，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71