封装结构、封装件及其形成方法技术

在实施例中，一种结构包括：芯衬底；耦合的再分布结构，该再分布结构包括多个再分布层，该多个再分布层包括介电层和金属化层，该再分布结构还包括嵌入在多个再分布层的第一再分布层中的第一局部互连组件，该第一局部互连组件包括导电连接件，该导电连接件接合至第一再分布层的金属化图案，该第一再分布层的介电层密封第一局部互连组件；耦合至再分布结构的第一集成电路管芯；耦合至再分布结构的第二集成电路管芯，该第一局部互连组件的互连结构将第一集成电路管芯电耦合至第二集成电路管芯；以及耦合至芯衬底的第二侧的一组导电连接件。本申请的实施例还涉及封装结构、封装件及其形成方法。

【技术实现步骤摘要】
封装结构、封装件及其形成方法
本申请的实施例涉及封装结构、封装件及其形成方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，集成密度的提高来自最小部件尺寸的迭代减小，从而可以将更多组件集成至给定区域中。随着对缩小电子器件的需求的增长，对更小且更具创造性的半导体管芯封装技术的需求也随之出现。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平度的集成和组件密度。PoP技术通常能够在印刷电路板(PCB)上产生功能增强且占位面积小的半导体器件。
技术实现思路
本申请的一些实施例提供了一种封装结构，包括：芯衬底；再分布结构，耦合至所述芯衬底的第一侧，所述再分布结构包括：多个再分布层，所述多个再分布层中的每一个包括介电层和金属化层；以及第一局部互连组件，嵌入所述多个再分布层的第一再分布层中，所述第一局部互连组件包括衬底、所述衬底上的互连结构以及导电连接件，所述导电连接件接合至所述第一再分布层的金属化层，所述第一再分布层的所述金属化层包括第一导线和第一导电通孔，所述第一再分布层的所述介电层密封所述第一局部互连组件；第一集成电路管芯，耦合至所述再分布结构，所述再分布结构插入在所述芯衬底与所述第一集成电路管芯之间；第二集成电路管芯，耦合至所述再分布结构，所述再分布结构插入在所述芯衬底与所述第一集成电路管芯之间，所述第一局部互连组件的所述互连结构将所述第一集成电路管芯电耦合至所述第二集成电路管芯；以及导电连接件组，耦合至所述芯衬底的第二侧。本申请的另一些实施例提供了一种形成封装件的方法，包括：在第一载体衬底上方形成第一再分布结构，其中，形成所述第一再分布结构包括：在所述第一载体衬底上方形成第一组导线；在所述第一组导线上方形成电耦合至所述第一组导线的第一组导电通孔；将第一互连管芯接合至所述第一组导线，所述第一互连管芯包括衬底、所述衬底上的互连结构以及所述互连结构上的管芯连接件，所述管芯连接件接合至所述第一组导线，所述第一互连管芯在所述第一组导电通孔中的两个之间；在所述第一组导线、所述第一组导电通孔和所述第一互连管芯上方形成第一介电层，所述第一介电层、所述第一组导电通孔、所述第一组导线和所述第一互连管芯形成第一再分布层；以及在所述第一再分布层上方形成第二再分布层，所述第二再分布层包括第二介电层、第二组导电通孔和第二组导线，所述第二组导线中的至少一个电耦合至所述第一组导电通孔中的至少一个；去除所述第一载体衬底；将芯衬底电连接至所述第一再分布结构的第一侧，所述第二再分布层比所述第一再分布层更靠近所述第一再分布层的所述第一侧；以及将第一集成电路管芯和第二集成电路管芯接合至所述第一再分布结构的第二侧，所述第二侧与所述第一侧相对，所述第一集成电路管芯和所述第二集成电路管芯电耦合至所述第一互连管芯。本申请的又一些实施例提供了一种封装件，包括：第一再分布结构，所述第一再分布结构包括多个再分布层，所述多个再分布层中的每一个包括金属化图案和介电层，所述多个再分布层中的第一再分布层包括第一介电层和第一互连管芯，所述第一互连管芯包括衬底、在所述衬底上的互连结构以及在所述互连结构上的管芯连接件，所述管芯连接件接合至所述第一再分布层的金属化图案，所述第一再分布层的所述金属化图案包括第一导线和第一导电通孔，所述第一介电层密封所述第一互连管芯；芯衬底，使用第一组导电连接件耦合至所述第一再分布结构的第一侧，所述第一再分布结构的宽度大于芯衬底的宽度；以及集成电路管芯封装件，使用第二组导电连接件耦合至所述第一再分布结构的第二侧，所述第二侧与所述第一侧相对。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出根据一些实施例的封装组件的截面图。图2示出根据一些实施例的图1的截面图的一部分的详细视图。图3示出根据一些实施例的封装组件的平面图。图4至图18和图21至图23示出根据一些实施例的在形成封装组件的工艺期间的中间步骤的截面图。图19示出根据一些实施例的封装区在晶圆衬底上的布局的平面图。图20示出根据一些实施例的封装区在面板衬底上的布局的平面图。图24至图29示出根据一些实施例的在形成封装组件的工艺期间的中间步骤的截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个组件或部件与另一个(或另一些)组件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。可以在特定的上下文中讨论本文讨论的实施例，即，封装组件具有一个或多个集成电路管芯。在一些实施例中，封装组件是集成衬底上系统(SoIS)封装件。封装组件包括嵌入再分布结构中的局部互连组件。嵌入的局部互连组件在集成电路管芯之间提供电连接。嵌入的局部互连组件增加了集成电路管芯之间的通信带宽，同时保持了低接触电阻和高可靠性。低接触电阻和高可靠性至少部分归因于嵌入的局部互连组件与再分布结构之间的无焊料连接。在一些实施例中，其他组件(诸如，集成稳压器、集成有源器件、静态随机存取存储器等或其组合)也可以以与嵌入的局部互连组件类似的方式来嵌入。再分布结构连接至集成电路管芯，并在集成电路管芯与芯衬底之间和/或集成电路管芯之间提供电连接。芯衬底还连接至外部导电部件组。以这种方式，集成电路管芯通过芯衬底和再分布结构电连接至芯衬底，并且最终电连接至外部导电部件。根据一些实施例，在组装完整封装组件之前，可以分别制造和测试再分布结构、嵌入的局部互连组件、芯衬底和集成电路管芯。这进一步提高了组件级和板级可靠性。由于由局部互连组件提供的集成电路管芯之间的通信带宽的增加，因此在集成电路管芯与再分布结构之间不需要中介层。通过消除中介层的需要，减小了集成电路封装件(包括集成电路管芯)与芯衬底封装件(包括芯衬底和再分布结构)之间的翘曲失配，因为减小了这两种封装结构之间的热膨胀系数(CTE)失配。根据一些实本文档来自技高网...

【技术保护点】
1.一种封装结构，包括：/n芯衬底；/n再分布结构，耦合至所述芯衬底的第一侧，所述再分布结构包括：/n多个再分布层，所述多个再分布层中的每一个包括介电层和金属化层；以及/n第一局部互连组件，嵌入所述多个再分布层的第一再分布层中，所述第一局部互连组件包括衬底、所述衬底上的互连结构以及导电连接件，所述导电连接件接合至所述第一再分布层的金属化层，所述第一再分布层的所述金属化层包括第一导线和第一导电通孔，所述第一再分布层的所述介电层密封所述第一局部互连组件；/n第一集成电路管芯，耦合至所述再分布结构，所述再分布结构插入在所述芯衬底与所述第一集成电路管芯之间；/n第二集成电路管芯，耦合至所述再分布结构，所述再分布结构插入在所述芯衬底与所述第一集成电路管芯之间，所述第一局部互连组件的所述互连结构将所述第一集成电路管芯电耦合至所述第二集成电路管芯；以及/n导电连接件组，耦合至所述芯衬底的第二侧。/n

【技术特征摘要】
20200427 US 63/015,759;20200717 US 16/931,9921.一种封装结构，包括：
芯衬底；
再分布结构，耦合至所述芯衬底的第一侧，所述再分布结构包括：
多个再分布层，所述多个再分布层中的每一个包括介电层和金属化层；以及
第一局部互连组件，嵌入所述多个再分布层的第一再分布层中，所述第一局部互连组件包括衬底、所述衬底上的互连结构以及导电连接件，所述导电连接件接合至所述第一再分布层的金属化层，所述第一再分布层的所述金属化层包括第一导线和第一导电通孔，所述第一再分布层的所述介电层密封所述第一局部互连组件；
第一集成电路管芯，耦合至所述再分布结构，所述再分布结构插入在所述芯衬底与所述第一集成电路管芯之间；
第二集成电路管芯，耦合至所述再分布结构，所述再分布结构插入在所述芯衬底与所述第一集成电路管芯之间，所述第一局部互连组件的所述互连结构将所述第一集成电路管芯电耦合至所述第二集成电路管芯；以及
导电连接件组，耦合至所述芯衬底的第二侧。


2.根据权利要求1所述的封装结构，其中，使用第一焊料连接将所述再分布结构耦合至所述芯衬底的所述第一侧。


3.根据权利要求1所述的封装结构，还包括：
密封剂，插入在所述再分布结构与所述芯衬底之间。


4.根据权利要求3所述的封装结构，其中，所述密封剂沿着所述芯衬底的侧壁延伸。


5.根据权利要求1所述的封装结构，还包括：
集成有源器件，接合至所述再分布结构，所述集成有源器件插入在所述再分布结构与所述芯衬底之间。


6.根据权利要求1所述的封装结构，其中，所述第一局部互连组件混合接合至所述第一再分布层的所述金属化图案和介电层。


7.根据权利要求1所述的封装结构，其中，所述第一局部互连组件的所述互连结构位于所述第一局部互连组件的所述衬底的第一侧上，所述第一局部互连组件的所述第一侧面向所述第一集成电路管芯。


8.根据权...

【专利技术属性】
技术研发人员：吴俊毅，余振华，刘重希，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71