【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。晶体管沟道长度的缩短具有增加芯片的管芯密度，增加开关速度等好处。然而随着沟道长度的缩短，晶体管源极与漏极间的距离也随之缩短，栅极对沟道的控制能力变差，使亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生，晶体管的沟道漏电流增大。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供衬底；/n在所述衬底上形成半导体柱；/n在所述半导体柱的侧壁上形成侧墙层；/n刻蚀所述侧墙层和所述半导体柱露出的所述衬底，在所述衬底中形成凹槽；/n在所述凹槽中形成第一掺杂层；/n形成所述凹槽后，在所述半导体柱的顶部形成第二掺杂层。/n
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成半导体柱；
在所述半导体柱的侧壁上形成侧墙层；
刻蚀所述侧墙层和所述半导体柱露出的所述衬底，在所述衬底中形成凹槽；
在所述凹槽中形成第一掺杂层；
形成所述凹槽后，在所述半导体柱的顶部形成第二掺杂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述凹槽后，形成所述第一掺杂层和第二掺杂层前，
在所述凹槽的侧壁掺杂离子，形成第三掺杂区；
在所述半导体柱的顶部掺杂离子，形成第四掺杂区；
形成所述第一掺杂层的步骤中，所述第一掺杂层形成在所述第三掺杂区侧部的所述衬底上；
形成所述第二掺杂层的步骤中，所述第二掺杂层形成在所述第四掺杂区上。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用离子注入的方式在所述凹槽的侧壁以及所述半导体柱的顶部掺杂离子。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，采用离子注入的方式在所述凹槽的侧壁以及所述半导体柱的顶部掺杂离子的步骤中，掺杂离子包括C和N中的一种或两种。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第四掺杂区的厚度为2纳米至4纳米。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，在垂直于所述半导体柱侧壁的方向上，所述第三掺杂区的尺寸为2纳米至4纳米。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一掺杂层的步骤中，所述第一掺杂层的顶面不高于所述第三掺杂区的顶面。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一掺杂层和第二掺杂层后，去除所述侧墙层；
去除所述侧墙层后，在所述半导体柱的侧壁上形成栅极结构，且所述栅极结构还延伸覆盖于部分区域的所述第一掺杂层上，所述栅极结构的顶面低于所述第四掺杂区的底面，所述栅极结构的底面高于所述第三掺杂层的顶面。
9.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述半导体柱的侧壁上形成侧墙层的步骤中，在垂直于所述半导体柱侧壁的方向上，所述侧墙层的尺寸为2纳米至6纳米。
10.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料包括氧化硅、氮氧化硅和无定型碳中的一种或多种。
11.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述衬底中形成凹槽的步骤中，所述凹槽的深度为5纳米至35纳米。
12.如权利要求...
【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。