解码方法及相关的闪存控制器与电子装置制造方法及图纸

本发明专利技术公开了本一种应用于闪存控制器的解码方法，其包括有以下步骤：自闪存模块中读取第一数据；对所述第一数据进行解码，并根据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到所述第一数据中具有高可靠度错误的数据；自所述闪存模块中读取第二数据；以及参考所述特定地址来对所述第二数据进行解码。通过本发明专利技术可以在解码过程中降低这些会发生高可靠度错误的浮闸晶体管的影响，以提升解码成功的机率。

【技术实现步骤摘要】
解码方法及相关的闪存控制器与电子装置本申请是申请日为2018年08月08日、申请号为201810898689.2、专利技术创造名称为“解码方法及相关的闪存控制器与电子装置”的中国专利技术申请的分案申请。
本专利技术涉及解码方法，尤其涉及一种应用在闪存控制器的解码方法。
技术介绍
为了进一步提升存储装置的容量，立体NAND型闪存(3DNAND-typeflash)模块被开发出来，以通过多层堆栈的制程来提升闪存的存储密度。然而，由于立体NAND型闪存模块中的位线(bitline)是具有较大宽高比(aspectratio)的垂直线，因此其蚀刻制程并无法使得位线的每一个区段都具有相同的宽度，例如位线的上方端具有较粗的宽度，而位线的上方端则较细，因此容易造成位线与字线(wordline)之间的短路，或是其他的短路/断路问题。特别地，上述短路问题可能会使得立体NAND型闪存中某些特定地址出现高可靠度错误(HighReliabilityError，HRE)，也就是当读取所述多个特定地址上的信息并进行软解码的过程中，会出现某些具有较高可靠度的错误位，而这些具有较高可靠度的错误位会严重影响到解码操作，并有可能造成解码失败。
技术实现思路
因此，本专利技术的目的之一在于提供一种解码方法，其可以解决闪存模块因为上述高可靠度错误而造成解码负担的问题。在本专利技术的一个实施例中，公开了一种应用于一闪存控制器的解码方法，其包括有以下步骤：自一闪存模块中读取一第一数据；对所述第一数据进行解码，并根据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到所述第一数据中具有高可靠度错误的数据；自所述闪存模块中读取一第二数据；以及参考所述特定地址来对所述第二数据进行解码。在本专利技术的另一个实施例中，公开了一种闪存控制器，其中所述闪存控制器是用来存取一闪存模块，且所述闪存控制器包括有一只读存储器、一微处理器以及一解码器，其中所述只读存储器是用来存储一程序代码，且所述微处理器是用来执行所述程序代码以控制对所述闪存模块的存取。在所述闪存控制器的操作中，所述解码器自所述闪存模块中读取一第一数据后对所述第一数据进行解码，并根据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到带第一数据中具有高可靠度错误的数据；所述解码器自所述闪存模块中读取一第二数据，并参考所述特定地址来对所述第二数据进行解码。在本专利技术的另一个实施例中，公开了一种电子装置，其包括有一闪存模块以及一闪存控制器。在所述电子装置的操作中，所述闪存控制器自所述闪存模块中读取一第一数据后对所述第一数据进行解码，并根据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到所述第一数据中具有高可靠度错误的数据；所述闪存控制器自所述闪存模块中读取一第二数据，并参考所述特定地址来对所述第二数据进行解码。附图说明图1为依据本专利技术一实施例的一种记忆装置的示意图。图2为一立体NAND型闪存的范例示意图。图3所示为本专利技术一实施例的解码器的示意图。图4为解码器依序处理自八个浮闸晶体管所读取的数据的示意图。图5为本专利技术一实施例的表格的示意图。图6为本专利技术一实施例的解码方法的流程图。其中，附图标记说明如下：110闪存控制器112微处理器112C程序代码112M只读存储器114控制逻辑116缓冲存储器118界面逻辑120闪存模块130主装置132编码器134解码器202、202_1～202_8浮闸晶体管134解码器310数字处理电路320LDPC解码电路330高可靠度错误判断电路340存储单元342表格600～614步骤BL1～BL3位线WL0～WL2、WL4～WL6字线D_soft软信息D_hard最终位值具体实施方式请参考图1，图1为依据本专利技术一实施例的一种记忆装置100的示意图。记忆装置100包括有一闪存(FlashMemory)模块120以及一闪存控制器110，且闪存控制器110用来存取闪存模块120。依据本实施例，闪存控制器110包括一微处理器112、一只读存储器(ReadOnlyMemory,ROM)112M、一控制逻辑114、一缓冲存储器116、与一界面逻辑118。只读存储器112M是用来存储一程序代码112C，而微处理器112则用来执行程序代码112C以控制对闪存模块120的存取(Access)。控制逻辑114包括了一编码器132与一解码器134。在本实施例中，编码器132与解码器134是用来进行准循环低密度奇偶校检(Quasi-CyclicLowDensityParty-Check，QC-LDPC)码的编解码操作。于典型状况下，闪存模块120包括了多个闪存芯片，而每一个闪存芯片包括多个区块(Block)，而所述控制器(例如：通过微处理器112执行程序代码112C的闪存控制器110)对闪存模块120进行抹除等运作是以区块为单位来进行。另外，一区块可记录特定数量的数据页(Page)，其中所述控制器(例如：通过微处理器112执行程序代码112C的存储器控制器110)对闪存模块120进行写入数据的运作是以数据页为单位来进行写入。在本实施例中，闪存模块120为一立体NAND型闪存(3DNAND-typeflash)。实作上，通过微处理器112执行程序代码112C的闪存控制器110可利用其本身内部的组件来进行诸多控制运作，例如：利用控制逻辑114来控制闪存模块120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用界面逻辑118来与一主装置(HostDevice)130沟通。缓冲存储器116可以是静态随机存取存储器(StaticRAM,SRAM)，但本专利技术不限于此。在一实施例中，记忆装置100可以是可携式记忆装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)，且主装置130为一可与记忆装置连接的电子装置，例如手机、笔记本电脑、桌面计算机…等等。而在另一实施例中，记忆装置100可以是固态硬盘或符合通用闪存存储(UniversalFlashStorage，UFS)或嵌入式多媒体记忆卡(EmbeddedMultiMediaCard，EMMC)规格的嵌入式存储装置，以设置在一电子装置中，例如设置在手机、笔记本电脑、桌面计算机的中，而此时主装置130可以是所述电子装置的一处理器。在本实施例中，闪存模块120是一立体NAND型闪存(3DNAND-typeflash)模块，请参考图2，其为一立体NAND型闪存的范例示意图。如图2所示，立体NAND型闪存包括了多个浮闸晶体管202，其通过多条位线(图示仅绘示了BL1～BL3)及多条字线(例如图示的WL0～WL2、WL4～WL6)来构成立体NAND本文档来自技高网...

【技术保护点】
1.一种应用于一闪存控制器的解码方法，其特征在于，包括有：/n自一闪存模块中读取一第一数据；/n对所述第一数据进行解码，并依据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到所述第一数据中具有高可靠度错误的数据；/n自所述闪存模块中读取包含所述特定位址的一第二数据；/n对所述第二数据进行解码；/n若是对所述第二数据解码失败，则将所述第二数据中对应所述特定位址的位进行修改以产生一修改后第二数据；以及/n对所述修改后第二数据进行解码。/n

【技术特征摘要】
20180719 TW 107124970;20170808 US 62/542,3181.一种应用于一闪存控制器的解码方法，其特征在于，包括有：
自一闪存模块中读取一第一数据；
对所述第一数据进行解码，并依据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到所述第一数据中具有高可靠度错误的数据；
自所述闪存模块中读取包含所述特定位址的一第二数据；
对所述第二数据进行解码；
若是对所述第二数据解码失败，则将所述第二数据中对应所述特定位址的位进行修改以产生一修改后第二数据；以及
对所述修改后第二数据进行解码。


2.如权利要求1所述的解码方法，其特征在于，对所述第一数据进行解码，并依据所述第一数据的解码结果标记所述闪存模块中所述至少一特定地址的步骤包括有：
根据所述第一数据的解码结果于一表格中记录所述闪存模块中所述至少一特定地址。


3.如权利要求1所述的解码方法，其特征在于，依据所述第一数据的解码结果标记所述闪存模块中所述至少一特定地址的步骤包括有：
针对所述第一数据的每一个位：
读取所述闪存模块以得到对应到所述位的所述初始位值以及至少两个软位，其中每一个位的信息中的所述至少两个软位是用来表示/计算所述初始位值的可靠度；
对所述初始位值以及所述至少两个软位进行软解码，以得到所述位的一最终位值以及所述可靠度；
判断所述最终位值以及所述初始位值是否相同；
若是所述最终位值不同于所述初始位值，且所述位具有高的所述可靠度，则判断所述位为具有高可靠度错误的位，并将所述位于所述闪存模块中的地址作为所述特定地址以记录在表格中。


4.一种闪存控制器，其中所述闪存控制器是用来存取一闪存模块，其特征在于，所述闪存控制器包括有：
一只读存储器，用来存储一程序代码；
一微处理器，用来执行所述程序代码以控制对所述闪存模块的存取；以及
一解码器；
其中所述解码器自所述闪存模块中读取一第一数据后对所述第一数据进行解码，并根据所述第一数据的解码结果标记所述闪存模块中至少一特定地址，其中所述特定地址对应到所述第一数据中具有高可靠...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71