差错纠正比特制造技术

本文涉及差错纠正比特。提供了一种数据处理装置，其包括存储电路，该存储电路包括多条线，所述多条线中的每一者包括数据值。访问电路一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，这些差错比特检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。

【技术实现步骤摘要】
差错纠正比特
本公开涉及数据处理，具体而言涉及数据处理装置中比特的存储。
技术介绍
在数据处理装置中，存储电路被用于存储数据。虽然经常希望增大存储电路的能力，但这对所采用的电路的尺寸有影响并且因此对该电路(即使在空闲期间)所使用的功率消耗有影响。在数据的存储期间，数据可变得损坏(例如，由于瞬时差错)。防止这个的一种方式是通过使用校验码，校验码是与数据分开存储的并且可用于检测并且在一些情况下纠正数据中的有限数目的差错。然而，一般要求额外的存储空间来存储校验比特，并且这导致了刚才的增大的电路空间和功率消耗的问题。将希望的是，在不简单地添加会导致增大的电路尺寸和功率消耗的额外存储单元的情况下，增大存储电路的有效存储能力可。
技术实现思路
从第一示例配置来看，提供了一种数据处理装置，包括：存储电路，包括多条线，所述多条线中的每一者包括数据值；以及访问电路，用于一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，所述多个差错比特用于检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。从第二示例配置来看，提供了一种数据处理方法，包括：存储多条线，所述多条线中的每一者包括数据值；并且一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，所述多个差错比特用于检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。从第三示例配置来看，提供了一种数据处理装置，包括：用于存储多条线的装置，所述多条线中的每一者包括数据值；以及用于一次访问所述多条线中的一对线的装置，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，所述多个差错比特用于检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。附图说明将参考在附图中图示的本专利技术的实施例来仅作为示例进一步描述本专利技术，附图中：图1根据一些实施例示意性图示了一种装置；图2A根据一些实施例图示了比特可被存储在存储电路中的第一方式；图2B根据一些实施例图示了比特可被存储在存储电路中的第二方式；图3图示了可实现将MTE标签编码到差错比特(例如，ECC比特)中的一种方式；图4根据一些实施例更详细图示了生成电路；图5根据一些实施例更详细图示了测试电路；图6根据一些实施例图示了可用于测试两条数据线中的数据值的电路的示例；并且图7根据一些实施例图示了示出用于装置的操作的过程的流程图。具体实施方式在参考附图论述实施例之前，提供对实施例的以下描述。根据一个示例配置，提供了一种数据处理装置，包括：存储电路，包括多条线，所述多条线中的每一者包括数据值；以及访问电路，用于一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，这些差错比特用于检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。在上述方面中，存储线(例如缓存线)对被同时访问。也就是说，响应于针对一条线中的数据的一个访问请求，两条分开存储的存储线被取回。每条线包含有其自己的数据值。同时，该对线共同包含有一系列差错比特。差错比特是将差错纠正算法(例如循环冗余校验(CyclicRedundancyCheck，CRC)算法)应用到数据值而产生的。借助于差错比特，有可能检测数据值中的已被翻转(例如由于瞬时差错)的一个或多个比特。也就是说，如果数据值的一个或多个比特损坏了，则在某种程度上有可能基于根据该数据值所产生的差错比特而检测到该差错。在一些情况下，还可能纠正该差错。由于差错比特的存在，并且存储线是被成对访问的，有可能在该对存储线内存储额外(附加)数据值。这是在不增大存储电路的比特单元的数目的情况下实现的。该额外数据值与该数据值是有区别的，因为该额外数据值不仅仅是该数据值的任意划分。在实践中，这意味着差错比特是基于该数据值产生的，而不是基于该额外数据值产生的。在一些示例中，该数据处理装置包括：许可电路，用于检查该额外数据值以确定该数据值的访问者是否被许可访问该数据值。该额外数据值因此可被许可电路使用来为该数据值的访问者确定访问许可，以确定该访问者是否被允许访问该数据值。在一些示例中，额外数据值指示出多条线中包含有该额外值的那对线的拥有者。存在使用额外数据值以便检查访问者是否被许可访问数据值的若干种方式。然而，在一些示例中，额外数据值指示出多条线中包含有该额外数据值的那对线的拥有者。这样，可以假定只有该对线的拥有者被许可访问(读取或写入)该特定的线。在一些示例中，拥有者是通过与执行环境相关联的识别符来识别的。可通过若干种不同的方式来识别线的拥有者。然而，在一些示例中，拥有者是基于与执行环境相关联的识别符来指示的。例如，识别符可以是以下所列项的识别符：进程、线程、操作系统、虚拟机、CPU、虚拟CPU、机器，或者可以说指令的流在其中执行的其他环境。通常，这样的拥有权可被分割，使得特定的应用被限制不能访问属于另一应用的数据。这使得有可能限制被一个应用使用的个人或机密信息，使得其只被该应用访问。在一些示例中，额外数据值是MTE标签。存储器标签扩展(MemoryTagExtension，MTE)标签是一种安全性特征，其中多比特标签(例如，4比特标签)被用于检查例如存储器指针的访问，使得只有与正确标签相关联的特定执行环境才被许可访问。特别地，当执行环境请求存储器分配时，与当前执行环境相关联的MTE标签被分配到该块存储器。从此时开始，对存储器的该区域作出的任何存储器访问都必须由具有相同标签的执行环境作出，才能使该访问成功。由其他执行环境作出的访问可被拒绝。在一些示例中，差错比特是ECC比特。差错纠正码(ErrorCorrectingCode，ECC)存储器被使用，以便检测和纠正存储器中的数据的损坏。特别地，要被存储在存储器的一条线中的数据值被应用到一算法以便生成一组ECC比特。可在任何时间将这些ECC比特与数据值相比较以便确定对应性是否仍存在。如果没有对应性存在，则可断定该数据值已变得损坏。用于生成ECC比特的算法使得可以检测数据值中的有限数目的差错。特别地，有可能检测数据值中的已被翻转的若干个比特。例如，该算法可以使得能够使用ECC比特以便检测数据值中已被翻转的最多达两个比特。此外，由该算法生成的ECC比特可以使得有可能纠正数据值中已被翻转的比特。换言之，ECC比特可能足以精确地确定哪个或哪些比特已被翻转，使得这些比特可被纠正到适当的值。通常，ECC比特能够检测的差错比它们能够纠正的多一个。例如，ECC比特可以使得它们能够检测数据值中的两个差错并纠正一个差错。在一些示例中，额外数据值被编码到包括以下两项中的至少一项的一组选定比特中：差错比特中的至少一些、以及构成该数据值的比特中的至少一些。特别地，在一些实施例中，额外数据值被编码到差错比特中的至少一些以及构成数据值的比特中本文档来自技高网...

【技术保护点】
1.一种数据处理装置，包括：/n存储电路，包括多条线，所述多条线中的每一者包括数据值；以及/n访问电路，用于一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，所述多个差错比特用于检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。/n

【技术特征摘要】
20200102 US 16/732,4651.一种数据处理装置，包括：
存储电路，包括多条线，所述多条线中的每一者包括数据值；以及
访问电路，用于一次访问所述多条线中的一对线，所述多条线中的所述一对线包括与所述数据值不同的额外数据值，并且包括多个差错比特，所述多个差错比特用于检测或纠正所述多条线中的所述一对线中的每条线中的数据值中的差错。


2.根据权利要求1所述的数据处理装置，包括：
许可电路，用于检查所述额外数据值以确定所述数据值的访问者是否被许可访问所述数据值。


3.根据任何在前权利要求所述的数据处理装置，其中
所述额外数据值指示出所述多条线中包含有所述额外数据值的所述一对线的拥有者。


4.根据权利要求3所述的数据处理装置，其中
所述拥有者通过与执行环境相关联的识别符被识别。


5.根据任何在前权利要求所述的数据处理装置，其中
所述额外数据值是MTE标签。


6.根据任何在前权利要求所述的数据处理装置，其中
差错比特是ECC比特。


7.根据任何在前权利要求所述的数据处理装置，其中
所述额外数据值被编码到包括以下两项中的至少一项的一组选定比特中：差错比特、以及构成所述数据值的比特中的至少一些。


8.根据权利要求7所述的数据处理装置，其中
所述差错比特包括编码形式的所述额外数据值。


9.根据权利要求8所述的数据处理装置，其中
通过对多个选定比特的反转，所述额外数据值被编码到所述一组选定比特中，其中，所述多个选定比特的位置指示出所述额外数据值。


10.根据权利要求8-9中任何一项所述的数据处理装置，其中
被反转的所述多个选定比特的数目最多等于利用所述差错比特能检测到的差错的数目。


11.根据权利要求8-10中任何一项所述的数据处理装置，包括：
测试电路，用于对利用所述多条线中的第一线的数据值生成的至少一些比较差错比特执行反转以产生反转比较差错比特，并且执行所述反转比较差错比特与所述多条线中的所述一对线中的所述第一线中的所述差错比特的比较，其中
所述差错比特和所述反转比较差错比特是利用相同算法从所述数据值生成的。


12.根据权利要求11所述的数据处理装置，包括：
多个所述测试电路，其中，每个测试电路反转不同的比较差错比特；以及...

【专利技术属性】
技术研发人员：马克·杰拉尔德·拉文，西蒙·约翰·克拉斯克，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB