存储装置和其多个实体单元纠错方法制造方法及图纸

本发明专利技术提供一种存储装置和其多个实体单元纠错的方法。存储装置包含多个存储单元和存储器控制电路。存储单元中的每一个包含第一类型实体单元和第二类型实体单元。存储器控制电路耦合到存储单元中的每一个。存储器控制电路将写入数据写入到第一类型实体单元中且验证存储在第一类型实体单元中的数据是否与写入数据相同。通过进行写入操作来设定和处理写入数据。当存储在第一类型实体单元中的数据与写入数据不同时存储器控制电路将写入数据写入到第二类型实体单元中。

【技术实现步骤摘要】
存储装置和其多个实体单元纠错方法
本专利技术涉及一种存储装置和其操作方法，且尤其涉及一种存储装置和用于存储装置中的多个实体单元纠错的方法。
技术介绍
在存储装置的使用中，具有集成在单个芯片中的不同类型存储的多个非易失性存储器(non-volatilememory；NVM)与NVM分别在ECC信息位和ECC奇偶校验位中具有不同数据保持能力和不同循环耐久性。为了集成存储，合适的ECC方法为增强数据可靠性所必需。
技术实现思路
本公开涉及存储装置中的多个单元纠错方法且存储装置集成具有不同类型的实体单元的多个存储单元与存储器控制电路。本公开提供包含多个存储单元和存储器控制电路的存储装置。存储单元中的每一个包含第一类型实体单元和第二类型实体单元。存储器控制电路耦合到存储单元中的每一个。存储器控制电路将写入数据写入到第一类型实体单元中且验证存储在第一类型实体单元中的数据是否与写入数据相同。通过进行写入操作来设定和处理写入数据。当存储在第一类型实体单元中的数据与写入数据不同时存储器控制电路将写入数据写入到第二类型实体单元中。本公开提供一种用于存储单元中的多个单元纠错的方法。方法包括以下步骤：进行写入操作来将写入数据写入到第一类型实体单元中；验证存储在第一类型实体单元中的数据是否与写入数据相同；当存储在第一类型实体单元中的数据与写入数据不同时通过将写入数据写入到第二类型实体单元中来重新进行写入操作。根据以上描述，本公开提供用于通过以下步骤对第一类型实体单元进行纠错的方法，因而实现存储单元中的多个实体单元纠错：验证存储在第一类型实体单元中的数据是否与写入数据相同；以及当存储在第一类型实体单元中的数据与写入数据不同时通过将写入数据写入到第二类型实体单元中来重新进行写入操作。多个单元纠错方法可应用于在信息位中具有不同数据保持能力和循环耐久性的存储装置，且还可应用于在奇偶校验位中具有不同数据保持和循环耐久性的存储装置。因而，可因此提高存储装置的循环率。为了使本专利技术的前述和其它特征以及优点易于理解，下文详细描述带有附图的若干示范性实施例。附图说明包含附图以提供对本专利技术的进一步理解，且附图并入在本说明书中并构成本说明书的一部分。附图示出本专利技术的实施例，且与描述一起用于解释本专利技术的原理。图1示出根据本公开的另一实施例的存储装置；图2示出根据本公开的实施例的存储装置；图3示出示出根据本公开的实施例的用于存储单元中的多个实体单元纠错的方法的流程图。具体实施方式参考图1，所述图示出根据本公开的实施例的存储装置。在这一实施例中，存储装置100包含存储单元数组110和存储器控制电路120。存储单元数组110包含多个字线，字线中的每一个包含多个数据/码字110a。数据/码字110a中的每一个包含多个存储单元115。存储单元数组110和存储器控制电路120可集成到单个芯片。存储装置100是易失性存储装置和或非易失性存储装置。在一些实施例中，存储单元115是10位。多个存储单元中的每一个存储单元115-1包含第一类型存储单元111-1和第二类型存储单元112-1。存储单元115包含多个信息位和多个奇偶校验位，所述信息位也定义为信息位数据151，所述奇偶校验位也定义为奇偶校验位数据152。信息位数据151中的位数是8位且奇偶校验位数据152中的位数是2位。在一些实施例中，存储单元115可以是16位、64位等，因此存储单元115中的位数不限于本公开。存储单元115中的每一个包含第一类型实体单元111和第二类型实体单元112。第一类型实体单元111和第二类型实体单元112都是分别具有不同循环率(cyclingrates)的易失性存储单元和或非易失性存储单元。举例来说，第一类型实体单元111和第二类型实体单元112可以是单次编程(one-timeprogramming；OTP)存储单元、闪存存储单元数组或电性可擦可编程只读存储器(electrically-erasableprogrammableread-onlymemory；EEPROM)存储单元数组。OTP存储单元可具有一个写入循环，闪存存储单元可具有100k写入循环，且EEPROM存储单元可具有1k写入循环。第一类型实体单元111也定义为已使用的实体单元。第二类型实体单元112定义为未使用的实体单元，所述第二类型实体单元112未使用而是用于数据修复或用于备份数据。将第一类型实体单元111和第二类型实体单元112细分成信息位数据151和奇偶校验位数据152。在一些实施例中，将第二类型实体单元112写入到对应于缺省值的同一电压电平或电阻值。换句话说，将第二类型实体单元112初始地写成缺省值，例如棋盘式(checkerboard)图案。在一些实施例中，将第二类型实体单元112写入到对应于位“1”的同一电压电平或电阻值。换句话说，将第二类型实体单元112初始地写成位“1”。在一些实施例中，将第二类型实体单元112写入到对应于位“0”的同一电压电平或电阻值。换句话说，将第二类型实体单元112初始地写成位“0”。存储器控制电路120包含纠错码(errorcorrectioncode；ECC)编码器125和加法器电路128。存储器控制电路120耦合到存储单元110中的每一个。纠错码编码器125配置成对存储单元110进行纠错操作。当初始化存储装置时，存储器控制电路120将写入数据写入到第一类型实体单元111中。通过进行写入操作来设定和处理写入数据。在一些实施例中，是通过外部装置来设定和处理写入数据。外部装置可以是控制器或另一存储装置，因此外部装置的类型不限于本公开。在一些实施例中，第一类型实体单元111的写入数据是信息位数据。在一些实施例中，第一类型实体单元111的写入数据是奇偶校验位数据。在将写入数据写入到第一类型实体单元111中之后，如果第一类型实体单元111是失效存储单元，那么第一类型实体单元111的数据可能与由存储器控制电路120写入的写入数据不同。因此，通过加法器电路128来验证第一类型实体单元111的数据以确定存储在第一类型实体单元111中的数据是否与写入数据相同。详细地说，加法器电路128配置成通过验证第一类型实体单元111与第二类型实体单元112的单元电流总和来在第一类型实体单元111中进行验证操作。如果验证存储在第一类型实体单元111中的数据与写入数据不同，那么存储器控制电路120将写入数据写入到第二类型实体单元112中。加法器电路128可与具有逻辑门(例如，与(AND)、或(OR)、非(NOT)、异或(ExOR)、同或(ExNOR)、触发器等)的组合的逻辑电路一起实施，因此本公开中所使用的加法器电路128的类型不限于此。在一些实施例中，纠错码编码器125配置成对第一类型实体单元111中的信息位数据进行纠错操作。在一些实施例中，纠错码编码器125对第一类型实体单元111中的奇偶校验位数据进行纠错操作，因此通过纠错码编码器12本文档来自技高网...

【技术保护点】
1.一种存储装置，其特征在于，包括：/n多个存储单元，其中所述多个存储单元中的每一个包括第一类型实体单元和第二类型实体单元；以及/n存储器控制电路，耦合到所述多个存储单元中的每一个，/n其中所述存储器控制电路将写入数据写入到所述第一类型实体单元中且验证存储在所述第一类型实体单元中的数据是否与所述写入数据相同，其中通过进行写入操作来设定和处理所述写入数据，且/n当存储在所述第一类型实体单元中的所述数据与所述写入数据不同时将所述写入数据写入到所述第二类型实体单元中。/n

【技术特征摘要】
20191111 US 16/679,2921.一种存储装置，其特征在于，包括：
多个存储单元，其中所述多个存储单元中的每一个包括第一类型实体单元和第二类型实体单元；以及
存储器控制电路，耦合到所述多个存储单元中的每一个，
其中所述存储器控制电路将写入数据写入到所述第一类型实体单元中且验证存储在所述第一类型实体单元中的数据是否与所述写入数据相同，其中通过进行写入操作来设定和处理所述写入数据，且
当存储在所述第一类型实体单元中的所述数据与所述写入数据不同时将所述写入数据写入到所述第二类型实体单元中。


2.根据权利要求1所述的存储装置，其特征在于，所述存储器控制电路通过验证所述第一类型实体单元与所述第二类型实体单元的单元电流总和来验证存储在所述第一类型实体单元中的所述数据是否与所述写入数据相同。


3.根据权利要求1所述的存储装置，其特征在于，所述第一类型实体单元是已使用的实体单元且所述第二类型实体单元是用作数据修复的未使用的实体单元。


4.根据权利要求1所述的存储装置，其特征在于，将所述第二类型实体单元写入到对应于缺省值的电压电平或电阻值。


5.根据权利要求1所述的存储装置，其特征在...

【专利技术属性】
技术研发人员：连存德，谢明辉，林纪舜，林小峰，张雅廸，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71