一种降低大规模集成电路漏电功耗的设计方法技术

本发明专利技术提出一种采用双阈值法对大规模集成电路进行网表逻辑综合，以降低大规模集成电路漏电功耗的设计方法。本发明专利技术设计方法在对大规模集成电路进行网表逻辑综合时，先定义集合Ｑ并用Ｈｖｔ库和时序要求比较宽松的时序约束进行综合，得到一个最初的Ｈｖｔ库网表并进行时序分析，将发生时序偏移的路径信息保存在集合Ｑ中，计算集合Ｑ中每一条路径的每一个逻辑块ｘ↓［１］的延迟时间ｔ↓［ｐｈ］（ｘ↓［１］）和消耗的静态功耗Ｐ↓［ｈ］（ｘ↓［１］）；将发生时序偏移路径上的逻辑块全部换成Ｌｖｔ库，得到校正网表；将集合Ｑ中电路的时序要求换成比较严格的时序约束，并在此时序约束下，对集合Ｑ中替换成Ｌｖｔ库的路径反复执行优先使用Ｈｖｔ库的处理直到无定时误差且电路漏电功耗达到最小为止。

【技术实现步骤摘要】

本专利技术涉及，特别涉及到采用双阈值电压法降低大规模集成电路漏电功耗的设计方法。
技术介绍
随着半导体技术的飞速发展，集成电路的集成度越来越高，功率的消耗也越来越大。集成电路的功耗一般分为两类一类是动态功耗，是集成电路正常工作时功能跳变引起的功率消耗，一类是静态功耗(又称漏电功耗)，是电路处于非活动状态或静止状态时产生的功率消耗。随着集成电路制造工艺进一步提高，集成电路设计迈入了深亚微米乃至超深亚微米的时代，构成半导体集成电路的金属氧化物半导体门(简称为MOS)也不断减小。由于短沟道效应的存在，引起漏电流的增大，最终导致漏电功耗越来越大。目前，较为有效的控制漏电功耗的设计方法就是采用双阈值电压法对集成电路进行网表逻辑综合，再根据得到的网表时序对电路进行调整。该方法采用两种逻辑块单元库，一种是高阈值标准单元库(简称为Hvt库)，由漏电流较小但延时较大的金属氧化物半导体场效应晶体管(简称为MOSFET)构成，另一种是低阈值标准单元库(简称为Lvt库)，由漏电流较大但延时较小的MOSFET构成。一般情况下，同一种逻辑单元的Hvt和Lvt库的漏电流和延迟时间存在如下比例关系延迟时间Lvt本文档来自技高网...

【技术保护点】
一种采用双阈值法降低漏电功耗的设计方法，集成电路中的逻辑块由Ｌｖｔ库和Ｈｖｔ库组成，其特征在于：在对大规模集成电路进行网表逻辑综合时，先定义集合Ｑ并用Ｈｖｔ库和时序要求比较宽松的时序约束进行综合，得到一个最初的Ｈｖｔ库网表并进行时序分析，将发生时序偏移的路径信息保存在集合Ｑ中，计算集合Ｑ中每一条路径的每一个逻辑块ｘ↓［ｉ］的延迟时间ｔ↓［ｐｈ］（ｘ↓［ｉ］）和消耗的静态功耗Ｐ↓［ｈ］（ｘ↓［ｉ］），将发生时序偏移路径上的逻辑块全部换成Ｌｖｔ库，得到校正网表，将集合Ｑ中电路的时序要求换成比较严格的时序约束，并在此时序约束下，对集合Ｑ中替换成Ｌｖｔ库的路径反复执行优先使用Ｈｖｔ库的处理直到无定时误...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈晓冬，杨小勇，
申请(专利权)人：重庆重邮信科通信技术有限公司，
类型：发明
国别省市：85[中国|重庆]