一种相位对准装置、应用该装置的设备及方法制造方法及图纸

本发明专利技术涉及一种相位对准装置及应用该相位对准装置的设备及方法。本发明专利技术中所公开的一种相位对准装置，包括一会产生时钟延迟的电路，以及，至少一相位检测单元，至少一脉冲计数单元及至少一时钟延迟单元；其中，该相位检测单元通过一脉冲计数单元控制总线连接至该脉冲计数单元；该脉冲计数单元通过一时钟延迟控制总线连接至该时钟延迟单元；将所述输入该会产生时钟延迟的电路外部时钟信号，以及所述外部时钟信号经过会产生时钟延迟的电路后的输出时钟信号，作为两输入信号输入到相位检测单元。其能够快速的进行相位对准，且在系统从省电状态恢复到初始状态时，仍然能保持系统进入省电状态前的相位已对准状态的方法及其装置。

【技术实现步骤摘要】

本专利技术涉及计算机集成电路
，尤其是涉及一种相位对准装置、应 用该装置的设备及方法。
技术介绍
随着互联网技术的高速发展和普及，人类已经进入了网络时代。但是，广 泛存在于互联网中的病毒、黑客以及计算机犯罪，又使得人们对网络的安全产 生了信任恐慌，而这样的恐慌又会严重制约互联网技术的进一步发展。总的来说，通过互联网而进行的对计算机的攻击可以分为基于软件的攻击 以及对集成电路芯片的物理攻击。为了解决基于软件的攻击，"可信计算"的概念开始在世界范围内被提出。"可信技术"主要是通过增强现有的PC终端体系结构的安全性来保证整个系统的安全。"可信计算"技术的核心是被称为可信平台模块(Trusted Platform Module, TPM)的安全芯片。TPM是一个含有密码运算部件和存储部件的系统级芯片，它可以有效的防止针对计算机的软件攻击。随着"可信技术"的应用，基于软件的攻击变得越来越困难，因此，对于 集成电路芯片(包括TPM芯片)的物理攻击将会变得更为频繁和常见。根据 是否破坏芯片的物理封装，可以将物理攻击技术分为两大类破坏性攻击和非 破坏性攻击。由于非破坏性攻击不需要专用的设备以及高深的专业知识，并且 不需要很高的预算，因而成为了最为常用的物理攻击手段。非破坏性物理攻击可分为很多种类，其中，针对集成电路的时钟进行的频 率攻击属于非破坏性攻击中的故障攻击。这种故障攻击采用了故障产生技术， 其通过产生异常的应用环境条件，使处理器产生故障，从而获得额外的访问途 径。在这种针对集成电路的时钟进行的频率攻击中，攻击者可以通过简单地增 加或降低时钟频率一个或多个半周期来实施时钟故障，这样部分触发器会在合 法的新状态到来之前采样它们的输入。通过这种针对时钟的故障攻击，可以导致一个或多个触发器处于不正常状态，从而破坏传输到寄存器和存储器中的数 据。这种针对时钟的故障攻击通常还会和电源故障结合在一起，通过组合时钟 和电源波动，攻击者可以很可靠地增加程序计数器的内容而不影响处理器的其 它状态。这样，集成电路芯片的任意指令序列都可以被攻击者执行。在现有技术中，针对非破坏性物理攻击，本领域技术人员并没有什么很好 的应对措施。通常是对时钟进行滤波，以滤除时钟内夹杂的高频杂波，并利用 锁相环技术使输出时钟和输入时钟的相位差保持在可接受的范围之内，保证同 芯片外部设备正常的通信。由于锁相环可以可靠的保证输入和输出的相位差在 可以接受的范围之内，因此锁相环技术成为时钟整形和滤波最常用的选择。但是，在某些情况下，当系统某部分功能或者整个系统长时间没有任何应 用时，系统会自动把这部分的时钟断掉从而进入省电状态，当系统需要再次应 用这部分功能时，系统会重新恢复这部分功能的时钟从而在使这部分功能从省 电状态中恢复回来，此时锁相环需要重新调整锁定时钟，以保证可接受的相位 差。但是，由于锁相环的响应时间比较长，因此需要较长的时间才能使相应的 设备能够同系统进行通信。由此可知，如果系统要求这一部分功能在恢复时钟后立刻通信或者系统需 要这一部分功能能够保持进入省电状态之前的状态，在这种情况下对时钟的整 形和滤波就不能采用锁相环技术。
技术实现思路
本专利技术的目的在于，提出。 其能够快速的进行相位对准，且在系统从省电状态恢复到初始状态时，仍然能 保持系统进入省电状态前的相位已对准状态的方法及其装置。为了实现上述目的，本专利技术公开了一种相位对准装置，包括一会产生时钟 延迟的电路，还包括至少一相位检测单元，至少一脉冲计数单元及至少一时 钟延迟单元；该相位检测单元通过一脉冲计数单元控制总线连接至该脉冲计数 单元；该脉冲计数单元通过一时钟延迟控制总线连接至该时钟延迟单元；将所 述输入该会产生时钟延迟的电路外部时钟信号，以及所述外部时钟信号经过会 产生时钟延迟的电路后的输出时钟信号，作为两输入信号输入到相位检测单 元。较佳的，所述相位检测单元包括第一锁存器和第二锁存器，用于锁存信号 的输入状态。较佳的，所述锁存器由两个二输入或非门组成。较佳的，所述相位检测单元还包括第三锁存器，用于锁存输出状态，并输 出控制信号到脉冲计数单元。较佳的，所述相位检测单元还根据输入信号产生一内部时钟信号，输出该 内部时钟信号到脉冲计数单元。较佳的，所述相位检测装置还包括一个二输入或非门、 一个反相器、两个 传输门，用于对两输入信号的关断和打开。较佳的，所述脉冲计数单元为一加/减法器。较佳的，所述内部时钟信号为一震荡信号。较佳的，所述相位对准装置还包括至少一缓冲器。较佳的，所述相位对准装置为滤波电路设备，所述会产生时钟延迟的电路 为滤波电路。_较佳的，所述相位对准装置为高频滤波电路设备，所述会产牛时钟延迟的 电路为高频滤波电路。本专利技术还公开了一种可信平台模块的安全芯片，包括至少一高频滤波电路 设备，该高频滤波电路设备包括至少一高频滤波电路，所述高频滤波电路设备 还包括至少一相位对准装置，该相位对准装置包括至少一相位检测单元，至 少一脉冲计数单元以及至少一时钟延迟单元；该相位检测单元通过一脉冲计数 单元控制总线连接至该脉冲计数单元；该脉冲计数单元通过一时钟延迟控制总 线连接至该时钟延迟单元；将所述输入到安全芯片的外部时钟信号，以及所述 外部时钟信号经过高频滤波电路滤波后的输出时钟信号，作为两输入信号输入 到相位检测单元。较佳的，所述相位检测单元包括第一锁存器和第二锁存器，用于锁存信号 的输入状态。较佳的，所述锁存器由两个二输入或非门组成。较佳的，所述相位检测单元还包括第三锁存器，用于锁存输出状态，并输 出控制信号到脉冲计数单元。较佳的，所述相位检测单元还根据输入信号产生一内部时钟信号，输出该内部时钟信号到脉冲计数单元。较佳的，所述相位检测装置还包括一个二输入或非门、 一个反相器、两个传输门，用于对两输入信号的关断和打开。较佳的，所述脉冲计数单元为一加/减法器。较佳的，所述内部时钟信号为一震荡信号。较佳的，所述相位对准装置还包括至少一缓冲器。本专利技术还公开了一种信号相位对准的方法，包括以下步骤步骤A'， 一相位检测单元检测一外部时钟信号和来自一高频滤波电路的输出时钟信号的相位关系，并通过一脉冲计数单元控制总线输出一计数控制信号至一脉冲计数单元，同时，将该外部时钟信号转变为一内部时钟信号输送给该脉冲计数单元；步骤B'，该脉冲计数单元接受到该计数控制信号以及该内部时钟信号 后，根据该计数控制信号的内容进行计数运算，并在每一时钟周期将计数运算结果做为一延迟控制信号，通过一时钟延迟控制总线发送至一时钟延迟单元； 步骤C',该时钟延迟单元根据接收到的该脉冲计数单元的延迟柠制信号，确定对时钟的延时时间长度，并将该外部时钟信号经过延迟后，输送至该 高频滤波电路，作为该高频滤波电路的输入时钟信号；步骤D'，该高频滤波电路将经过滤波后的输出时钟信号传送至该安全芯 片，作为该安全芯片的输入时钟信号。较佳的，在步骤A'中，包括以下步骤当该相位检测单元检测到该外部时钟信号和该高频滤波电路的输出时钟 信号的相位已经对准时，将该内部时钟信号转变为一电平信号，并输入至该脉冲计数单元，该脉冲计数单元不再进行计数运算，并维持该Mc冲计数单元控制总线输出的该计数控制信号的值不变，该时钟延迟信号保持现有的时钟延迟值 不变本文档来自技高网...

【技术保护点】
一种相位对准装置，包括一会产生时钟延迟的电路，其特征在于，还包括：至少一相位检测单元，至少一脉冲计数单元及至少一时钟延迟单元；该相位检测单元通过一脉冲计数单元控制总线连接至该脉冲计数单元；该脉冲计数单元通过一时钟延迟 控制总线连接至该时钟延迟单元；将所述输入该会产生时钟延迟的电路外部时钟信号，以及所述外部时钟信号经过会产生时钟延迟的电路后的输出时钟信号，作为两输入信号输入到相位检测单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：王华彬，
申请(专利权)人：深圳兆日技术有限公司，
类型：发明
国别省市：94[中国|深圳]