具有地址转换旁路的数据处理系统及其方法技术方案

在数据处理系统中，包括处理逻辑的处理器执行数据处理。耦合至处理逻辑的地址转换器（７０）执行地址转换及其方法。地址转换器（７０）接收逻辑地址（８０）并且将逻辑地址转换为物理地址（８２）和一个或多个地址属性（８６）。耦合至地址转换器的旁路电路（７２）选择性地提供逻辑地址作为被接收的逻辑地址的已转换地址。为了加快存储器地址转换，逻辑地址在提供与逻辑地址相关联的一个或多个地址属性之前被选择性地作为已转换地址来提供。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及数据处理器，并且更具体地涉及具有地址转换旁路性能的数据处理器。
技术介绍
在当今的许多数据处理系统中，地址转换被执行以将由处理器(如中央处理器)生成的逻辑地址转换为由存储器使用的物理地址。然而，对于地址转换的需求通常导致物理地址在一个时钟周期的后期有效，其导致接收已转换地址的存储器的建立时间(setup time)减少。因此，在很多情况下，对于地址转换的需求需要以更低频率运行的时钟以为这些存储器提供足够的建立时间，从而可能降低数据处理系统的整体性能。附图说明本专利技术由附图以示例的方式进行阐述但不限于附图，附图中相似的附图标记表示相似的元件。图1图解了根据本专利技术一个实施例的系统的框图。图2图解了根据本专利技术一个实施例的图1的地址转换电路的至少一部分。图3图解了根据本专利技术一个实施例的图2的旁路控制寄存器。图4图解了提供针对图3的旁路控制寄存器的指令旁路和数据旁路字段的描述的表格。图5图解了描述使用能够由根据本专利技术一个实施例的图1的系统执行的旁路的地址转换方法的流程图。图6图解了描述根据本专利技术一个实施例的系统时钟周期样本的时-->序图。本领域技术人员能够理解，为了简单和清楚起见而示出了附图中的元件，这些元件不需要按比例绘制。例如，可相对于其它元件而放大附图中某些元件的尺寸，以有助于促进对本专利技术实施例的理解。>具体实施方式如上所述，对数据处理系统中地址转换的需求可能导致需要已转换地址的存储器的建立时间的减少并且可能导致需要更低的时钟频率。在本专利技术的一个实施例中，使用基于旁路控制逻辑的旁路电路，其允许地址转换旁路。当地址转换被旁路时，在完成地址转换之前将逻辑地址直接作为已转换地址来提供。在一个实施例中，地址转换包括使用逻辑地址来执行表查找以获得已转换地址(即，物理地址)和相应属性。因此，当地址转换被旁路时，在相应属性的提供之前(因为相应属性直到表查找完成才可用)将逻辑地址直接作为已转换地址(而不是来自查找表的转换地址)来提供。通过将逻辑地址直接作为已转换地址来提供，已转换地址与由地址转换所生成的已转换地址相比在时钟周期内更早的有效，所述由地址转换所生成的已转换地址与相应属性通常可能在时钟周期内更晚的有效。通过更早地将逻辑地址直接作为已转换地址来提供，接收该已转换地址的存储器能够具有更长的建立时间并且能够更快地开始处理。本申请所使用的术语“总线”涉及可以用来传输一个或多个各种类型的信息(如数据、地址、控制或者状态)的多个信号或者导体。本申请所讨论的导体可以参考单个导体、多个导体、单向导体或者双向导体来阐述或者描述。然而，不同的实施例可以改变导体的实现方式。例如，可以使用分离的单向导体而不是双向导体，并且反之亦然。同样，多个导体可以由串行地或者以时分复用的方式传输多个信号的单个导体来替代。同样，可以将承载多个信号的单个导体分割为承载这些信号的子集的各种不同导体。因此，对于传输信号，存在很多选择。-->当分别涉及信号、状态位或者为其逻辑真或逻辑假状态的类似装置的描述(rendering)时，术语“置为信号的有效值(assert)”或者“设置”和“使无效(negate)”(或者“置为信号的无效值(deassert)”或者“清除”)被使用。如果逻辑真状态是逻辑电平1，那么逻辑假状态则是逻辑电平0。并且如果逻辑真状态是逻辑电平0，那么逻辑假状态则是逻辑电平1。因此，本申请所描述的每个信号可以被指定为正或者负逻辑，其中负逻辑能够由信号名称上方的横线或者名称后的星号(＊)来指示。在负逻辑信号的情况中，在逻辑真状态对应于逻辑电平0时信号低电平有效。在正逻辑信号的情况中，在逻辑真状态对应于逻辑电平1时信号高电平有效。请注意，本申请所描述的信号中的任何一个能够被指定为正或者负逻辑信号。因此，在替代实施例中，被描述为正逻辑信号的那些信号可以实现为负逻辑信号，并且被描述为负逻辑信号的那些信号可以实现为正逻辑信号。图1图解了根据本专利技术一个实施例的数据处理系统10。系统10包括处理电路12、系统存储器14、其它模块16和系统总线18。处理电路12、系统存储器14和其它模块16中的每一个与系统总线18双向耦合。系统存储器14可以是任何类型的存储器，例如，只读存储器(ROM)、随机访问存储器(RAM)如静态RAM或者动态RAM、非易失性存储器(例如闪存)等等。系统10可以不包括其它模块(在这种情况下其它模块16可以不出现)或者可以包括任何数目的其它模块，其中这些模块可以包括，例如，其它处理电路、外围设备、存储器、I/O设备等等。系统10的处理电路12包括处理器20、地址转换电路22、数据总线接口单元(BIU)24和指令总线接口单元(BIU)26。数据BIU24经由数据地址48提供数据地址至系统总线18，经由数据50提供数据至系统总线18并且从系统总线18接收数据，以及经由控制52提供控制信号至系统总线18并且从系统总线18接收控制信号。指令BIU26经由指令地址56提供指令地址至系统总线18，经由指令58提供指令至系统总线18并且从系统总线18接收指令，以及经由控制54提供控-->制信号至系统总线18并且从系统总线18接收控制信号。处理器20经由内部数据总线36、控制信号38和数据属性35耦合至数据BIU 24。处理器20经由数据逻辑地址28、指令逻辑地址30、控制信号32、数据属性35和指令属性34耦合至地址转换电路22。处理器20经由内部指令总线40、控制信号41和指令属性34耦合至指令BIU 26。地址转换电路22经由指令属性34、控制信号46和指令物理地址44耦合至指令BIU 26。处理电路12还接收外部信号：数据旁路控制60、指令旁路控制62、数据重置控制64、指令重置控制66和重置68。这些信号可以从系统10内的其它模块16提供或者它们可以从位于系统10外部的源提供。同样，这些外部信号的每一个都被提供给地址转换电路22，并且重置68还被提供给处理器20。在一个实施例中，这些信号的一个或多个还能够由处理器20提供给地址转换电路22。请注意，这些信号的任何一个都是非必需的，并且因此可以不出现在系统10中。同样，处理电路12可以接收图1中没有图解的其它外部信号。处理器20、数据BIU 24和指令BIU 26中的每一个都以现有技术中已知的方式操作并且因而在本文档来自技高网...

【技术保护点】
一种数据处理系统，包含：　地址转换器，用于执行地址转换，所述地址转换器接收逻辑地址并且将所述逻辑地址转换为物理地址并且提供一个或多个地址属性；以及　旁路电路，耦合至所述地址转换器，所述旁路电路选择性地提供所述逻辑地址作为被接收的所述逻辑地址的已转换地址，其中所述选择性地提供在提供与所述逻辑地址相关联的所述一个或多个地址属性之前完成。

【技术特征摘要】
【国外来华专利技术】US 2006-2-23 11/360,9261.一种数据处理系统，包含：
地址转换器，用于执行地址转换，所述地址转换器接收逻辑地址
并且将所述逻辑地址转换为物理地址并且提供一个或多个地址属性；
以及
旁路电路，耦合至所述地址转换器，所述旁路电路选择性地提供
所述逻辑地址作为被接收的所述逻辑地址的已转换地址，其中所述选
择性地提供在提供与所述逻辑地址相关联的所述一个或多个地址属性
之前完成。
2.如权利要求1所述的数据处理系统，其中所述地址转换器在
提供所述一个或多个地址属性的同时将所述逻辑地址转换为物理地
址，但所述旁路电路并不将所述物理地址作为所述已转换地址来输出。
3.如权利要求1所述的数据处理系统，其中所述旁路电路进一
步包含：
具有一个或多个位的控制寄存器，所述一个或多个位的值确定所
述地址转换器是否在提供与所述逻辑地址相关联的所述一个或多个属
性之前将被接收的所述逻辑地址作为所述已转换地址来提供。
4.如权利要求3所述的数据处理系统，其中所述旁路电路进一
步包含重置输入端，其中响应于收到重置信号，在所述控制寄存器中
放置预定值以控制是否旁路由所述地址转换器提供的所述物理地址。
5.如权利要求3所述的数据处理系统，其中所述控制寄存器包
含第一个位以及第二个位，所述第一个位的值在被接收的所述逻辑地
址是指令的逻辑地址时控制已转换物理地址值的旁路，所述第二个位
的值在被接收的所述逻辑地址是数据的逻辑地址时控制已转换物理地
址值的旁路。
6.如权利要求3所述的数据处理系统，其中所述旁路电路进一
步包含重置输入端，其中响应于收到具有预定值的重置信号，所述旁
路电路确定所述一个或多个位的值。
7.如权利要求1所述的数据处理系统，其中所述旁路电路进一
步包含：
控制输入端，用于接收旁路控制信号，所述旁路控制信号的值确
定所述地址转换器是否将被接收的所述逻辑地址作为所述已转换地址
来提供。
8.如权利要求7所述的数据处理系统，其中所述旁路控制信号
耦合至所述地址转换器，所述控制信号选择性地禁止所述地址转换器
提供已转换逻辑地址而同时允许所述地址转换器提供与所述逻辑地址
相关联的所述一个或多个属性。
9.如权利要求1所述的数据处理系统，其中所述地址转换器进
一步包含：
输出端，用于提供命中/未命中信号，所述命中/未命中信号表明
在选择性地提供所述逻辑地址作为所述已转换地址之后所述地址转换
器是否包含与被接收的所述逻辑地址相对应的值。
10.一种数据处理系统中的地址转换方法，包含：
接收逻辑地址；
初始化所述逻辑地址到物理地址和一个或多个属性的转换；以及
响应于控制信号，在使得所述一个或多个属性可用之前选择性地
提供所述逻辑地址作为所选择的已...

【专利技术属性】
技术研发人员：WC莫耶，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[]