具有动态终端的存储系统技术方案

可动态选择存储代理的终端阻抗。可用在第一存储代理的第一阻抗和在第二存储代理的不同的阻抗同时终结传输线。存储代理可具有带至少两个终端值的终结器和用于动态选择终端值的逻辑。还描述了其他实施例并要求其权利。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
图1示出具有主板集成终端方案的存储系统的现有技术原理图。图1的系统包括存储控制器10、动态随机存取存储器(DRAM)模块12和14以及安装在主板上的终端电阻18。传输总线16将存储控制器10与DRAM 12和14耦合。DRAM模块12处于活动模式(即，它当前正在被存储控制器10读取或写入)；另一DRAM模块14处于非活动模式。活动的DRAM 12通过总线16接收来自存储控制器10的信号并且该模块设置在低阻抗(Lo-Z)以接收信号。在非活动的DRAM 14没有信号接收；因此非活动的DRAM设置在高阻抗(Hi-Z)。来自总线的信号到达主板终端阻抗18并被它吸收，因此不反射回来。然而，因为信号路径的末端(如14所示)缺少合适的终端阻抗，非活动的DRAM 14接收的信号的一部分反射回总线。该反射的信号沿着总线传播并到达活动的DRAM 12，由此给在DRAM 12接收的信号加入噪声。主板集成终端方案已经使用在双倍数据速率同步动态RAM(DDR SDRAM)存储技术中。图2示出另一现有技术的终端方案，其中终端电阻嵌入在存储模块本身中。此类终端方案称为片上终端(ODT)而且已经使用在双倍数据速率2同步动态RAM(DDR2 SDRAM)技术中。图2的系统包括存储控制器10、处于活动模式的SDRAM 12、处于非活动模式的SDRAM 14和安装在存储模块本身中的终端阻抗20。取决于存储模块的状态而接通或断开终端阻抗20。当存储模块处于活动模式(读或写模式)时，断开终端阻抗。当处于非活动模式时，接通该阻抗以确保在非活动的SDRAM中信号的有效终结，从而使得没有信号从非活动的SDRAM反射。图2示出接通处于非活动模式的14的终端阻抗，-->从而确保没有信号反射。这样得到比图1的主板终端方案更好的信号质量，而且还消除了主板中的一些扭曲(wring)，从而方便了系统设计而且使得存储子系统的布局更有效。图3更详细地示出用于DDR2 SDRAM的ODT终端方案。图3的系统包括耦合到传输总线34的DDR2 SDRAM存储模块30。输入缓冲器38接收来自总线的输入，输入缓冲器38的输出端连接到ODT终结器32。终结器32的输出端连接到SDRAM的DQ引脚54。ODT32包括通过一对开关44连接在38的输出端和一组终端点(VDDQ和VSSQ)之间的一对阻抗40(每个具有值2Z1)。注意44包括两个开关，它们总是同时接通或断开。ODT 32还包括通过一对开关46连接到电源(supply)的另一对阻抗42(每个具有值2Z2)。开关44和46由ODT控制器50控制，而ODT控制器50又从ODT引脚52得到所要求的控制值。当44或46接通时，以某一阻抗值终结SDRAM且这种状况称为ODT“开”。当开关44接通时，以Z1值的阻抗终结SDRAM。当开关46接通时，终端阻抗是Z2。当44和46都断开时，ODT处在“关”状态下。因此，在ODT关状态下，ODT 32不终结来自38的输出端的信号并且这些信号传输到SDRAM的DQ引脚54。图4示出用于DDR2 SDRAM中的ODT的现有技术的控制方案。由通过ODT引脚52输入到ODT 32的扩展模式寄存器设置(EMRS)的两位(A6和A2)来确定图3的开关44和46之间的选择。这两位能够用来选择“不选择ODT”、“选择ODT(75Ω)”、“选择ODT(150Ω)”或者“选择ODT(50Ω)”。一旦设置了ODT的阻抗值，该设置便保留直到输入另一设置或者断开电源。然而，在DDR2技术中，ODT终端阻抗值的改变要求空闲总线时间。而且，一旦为ODT开状态选择了终端阻抗值(75Ω、150Ω或者50Ω)，无论何时ODT设置为开，该终端值都保持不变。因此，在正常操作中，ODT仅能启用或禁用终端，而在开状态时不改变终端阻抗值，除非当在扩展模式寄存器中改变设置时。-->图5示出现有技术的具有用于DDR2 SDRAM中的ODT的存储系统的操作。此处，存储控制器耦合到两个双列直插存储模块(DIMM)。这些DIMM具有2R/1R配置，也就是说，第一模块有两列存储设备，而第二模块有一列。已设置ODT引脚使得终端阻抗或以20Ω的终端阻抗处于开状态或处于关状态(以∞表示，即本质上无穷大的终端阻抗或未终结的)。DIMM 2没有第二列存储设备(N/A)。图5的最上面一行示出对于对DIMM 1的列1的写命令所选择的终端阻抗。传输写数据到模块的控制器是未终结的。阴影单元格代表活动的DIMM/列。无论何时DIMM/列在活动状态下，ODT终端设置为关(∞)。非活动的DIMM/列或处在关状态(∞)下，或处在开状态(20Ω的终端阻抗)下以最小化任何信号反射。附图说明图1示出现有技术的具有主板终端的存储系统。图2示出现有技术的具有片上终端(ODT)的存储系统。图3示出现有技术的ODT电路。图4示出现有技术的用于ODT的控制方案。图5示出现有技术的具有ODT的存储系统的操作。图6示出根据本专利技术的一些专利技术原理的存储系统的实施例。图7示出根据本专利技术的一些专利技术原理的存储代理的实施例。图8示出根据本专利技术的一些专利技术原理的存储系统的另一实施例的操作。具体实施方式图6示出根据本专利技术的一些专利技术原理的存储系统的实施例。传输线106将第一存储代理100和第二存储代理102耦合到第三存储代理104。可用在第一存储代理的第一阻抗108和在第二存储代理的基本上不同的第二阻抗110同时终结传输线。例如，在写操作过程中，第-->三存储代理可能需要传输数据到第一存储代理。在此操作过程中，第一存储代理是活动的而第二存储代理是非活动的。第三存储代理传输信号，该信号在传输线上传播到第一存储代理和第二存储代理。可选定终端阻抗以使得在第一存储代理处接收的信号功率多于在第二存储代理处接收的信号功率。优选地，第一阻抗Z1的值匹配传输线以使得最大化到第一代理的功率传送，并且设置第二阻抗Z2的值为恰当的低值以使得反射信号以及最小化到第二代理的功率传送。在一个实施例中，可在存储代理的活动/非活动状态、命令的类型(读/写)等等变化之间动态选择传输阻抗Z1和Z2。例如，如果上述的对第一存储代理100的写操作后跟随对第二存储代理的写，在这些紧接的写操作之间可切换Z1和Z2的值以使得在第一代理(现在是非活动的)的Z1反射信号，而在第二代理(现在是活动的)的Z2吸收信号。在本文档来自技高网...

【技术保护点】
一种存储代理，包括：　存储核心；　具有至少两个终端值的终结器；以及　用于动态选择所述终端值的逻辑。

【技术特征摘要】
【国外来华专利技术】US 2006-3-30 11/396,2771.一种存储代理，包括：
存储核心；
具有至少两个终端值的终结器；以及
用于动态选择所述终端值的逻辑。
2.如权利要求1所述的存储代理，其中所述存储核心和所述终
结器制造在半导体芯片上。
3.如权利要求2所述的存储代理，其中所述逻辑制造在所述半
导体芯片上。
4.如权利要求1所述的存储代理，其中所述存储代理包括存储
模块。
5.如权利要求1所述的存储代理，其中所述存储代理包括存储
设备。
6.如权利要求1所述的存储代理，其中可响应所述存储代理的
状态而改变所选择的终端值。
7.如权利要求6所述的存储代理，其中所述存储代理可工作在
包括活动状态和非活动状态的状态下。
8.如权利要求7所述的存储代理，其中在所述活动状态下选择
第一终端值而在所述非活动状态下选择第二终端值。
9.如权利要求1所述的存储代理，还包括：
第二存储核心；
具有至少两个终端值的第二终结器；以及
用于动态选择所述第二终结器的所述终端值的第二逻辑。
10.一种存储系统，包括：
第一存储代理；
第二存储代理；
第三存储代理；以及
将所述第一存储代理和所述第二存储代理耦合到所述第三存储
代理的传输线；
其中可用在所述第一存储代理的第一阻抗和在所述第二存储代
理的基本上不同的第二阻抗同时终结所述传输线。
11.如权利要求10所述的系统，其中所述第一阻抗基本上匹配
所述传输线。
12.如权利要求10所述的系统，其中所述第一阻抗和所述第二
阻抗导致到活动的存储代理的信号传送基本上多于到非活动的代理
的信号传送。
13.如权利要求10所述的系统，其中所述第一阻抗和所述第二
阻抗基本上最大化到所述第一存储代理的信号传送并且基本上最小
化到所述第二存储代理的信号传送。
14.如权利...

【专利技术属性】
技术研发人员：H奥伊，H费米，C科克斯，G维尔吉斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]