本发明专利技术提供一种用于扩充存储器控制器的命令集的系统及方法。在一个实施方案中，所述方法包括通过命令解码状态机解码第一多个命令，且响应于所述命令解码状态机解码经扩展的命令而唤醒所述微控制器以处理除所述第一多个命令中的命令之外的额外命令。所述经扩展的命令是通知所述微控制器将要处理的所述额外命令的命令。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及数字控制器系统，且更明确地说涉及基于微控制器的快闪存储器 数字控制器系统。
技术介绍
存储器系统及存储器装置(例如，数字快闪存储器装置)通常包括用于存储及检索 到及来自存储器(例如，非易失性快闪存储器)的数字信息的数字控制器。在常规存储 器装置(例如，数字快闪存储器装置)中，在指定及构造数字快闪存储器装置时，所 述数字快闪存储器装置所支持的多数命令序列(例如，读取、写入、拷贝、擦除等等) 通常是已知的。因此，命令序列通常设定(及固定)于硬件中(例如，将命令序列硬连线到状态机中或固定于只读存储器(ROM)中)且因此，通常在数字快闪存储器装置 已制成之后便无法修改命令序列。所述硬连线状态机通常需要记录对预定序列所做的 任何改变，而此操作是昂贵且耗时的过程，其需要制作及测试新的数字快闪存储器装 置。因此，需要一种用于扩充可用来由常规存储器装置(其包括状态机)执行(或处 理)的命令的数目的系统及方法，而经扩充的命令(在处理时)不需要对状态机进行记 录。本专利技术满足此需要。
技术实现思路
一般来说，在一个方面，此说明书描述用于包括命令解码状态机及微控制器的数 字控制器系统的操作方法。所述方法包括通过所述命令解码状态机解码第一多个命 令，且响应于所述命令解码状态机解码经扩充的命令，唤醒所述微控制器以处理除 所述第一多个命令中的命令之外的额外命令。所述经扩充的命令是通知所述微控制器 将要处理的所述额外命令的命令。特定实施方案可包括以下特征中的一者或一者以上。唤醒所述微控制器以处理所 述额外命令可包括唤醒所述微控制器以解码与所述经扩充的命令相关联的操作码。可 从用户接收所述额外命令及所述经扩充的命令。所述命令解码状态机可操作以独立于 所述微控制器来处理命令。所述数字控制器系统可进一步包括与所述微控制器介接的 存储器。所述命令解码状态机可以是用于接收用户命令及用户数据的用户接口。所述 存储器可包含快闪存储器、动态RAM(DRAM)或静态RAM(SRAM)中的一者。所述方法可进一步包括响应于所述命令解码状态机解码经定时的命令而唤醒所述微控制 器以处理所述经定时的命令。所述经定时的命令可以是需要多于一个时钟循环才能完 全处理的命令。所述方法可进一步包括接收所述数字控制器系统正以测试模式操作的 指示，以及使用所述经扩充的命令通知所述微控制器将要在所述测试模式期间处理的 测试模式命令。一般来说，在另一方面，此说明书描述一种数字控制器系统。所述数字控制器系 统包括可操作以解码第一多个命令的命令解码状态机，及微控制器。响应于所述命令 解码状态机解码经扩充的命令，所述命令解码状态机可操作以唤醒所述微控制器来处 理除所述第一多个命令中的命令之外的额外命令。所述经扩充的命令是通知所述微控 制器将要处理的所述额外命令的命令。特定实施方案可包括以下特征中的一者或一者以上。所述数字控制器系统可进一 步包括可操作以在所述微控制器处理所述额外命令之前存储与所述经扩充的命令相 关联的操作码的寄存器。所述数字控制器系统可进一步包括指示所述数字控制器系统 是否正以测试模式操作的测试模式信号。所述额外命令可包含操作码。所述数字控制 器系统可进一步包括可操作以在所述微控制器处理所述操作码之前存储所述操作码 的寄存器。所述操作码及所述经扩充的命令可由所述数字控制器系统从用户接收。一般来说，在另一方面，此说明书描述命令解码器，所述命令解码器包括命令 解码状态机，其可操作以解码包括经扩充的命令的第一多个命令；及可由微控制器存 取的寄存器，其用于存储与所述经扩充的命令相关联的操作码。所述命令解码器可操 作以在所述命令解码状态机解码所述经扩充的命令时唤醒所述微控制器。所述经扩充 的命令是通知所述微控制器将要处理的所述操作码的命令。特定实施方案可包括以下特征中的一者或一者以上。可在制作所述命令解码器时 将所述第一多个命令及所述经扩充的命令硬连线到所述命令解码状态机中。所述命令 解码器可进一步包括同步逻辑，所述同步逻辑可操作以将所述命令解码器接收的命令 从第一时钟域同步到不同于所述第一时钟域的第二时钟域。实施方案可提供以下优点中的一者或一者以上。一种将状态机用作用户接口且将 微控制器(或协处理器、微处理器或其它状态机)用作到存储器核心的编程及擦除接口 的混合方法提供编程灵活性、速度及功率之间的折衷。所述基于状态机的命令解码器 提供用于以下操作的构件检测及管理用户命令；管理与命令(例如，地址、数据、 操作码及旗标)相关的信息；控制系统时钟以及在需要处理复杂命令(例如，经定时的 命令)时唤醒所述微控制器。本文描述一种使用软件可执行命令的数字控制器系统。 在一个实施方案中，经扩充的命令包含单个特定命令序列。可将所述单个命令连同所 述命令解码器存储于单独操作码寄存器中的(例如，8位)操作码一起加以解译。通过 实施8位操作码寄存器及测试模式信号，可支持高达256个额外用户命令及256个额外测试模式命令。使用经扩充的命令及与所述数字控制器系统相关联的测试模式引脚 的组合可容易地实施通过固件利用微控制器的测试模式及调试特征。所述测试模式引脚用于防止用户意外地输入测试模式命令，因为所述测试引脚(在一个实施方案中)并 不接合到发送到消费者的最终封装部件中。所述测试模式及调试特征准许在不需要单 独测试控制器的情况下测试数字控制器(例如，在制造期间)。附图说明图1是根据本专利技术的一个实施方案的包括命令解码器及微控制器的数字控制器 系统的框图。图2是根据本专利技术的一个实施方案的图1的命令解码器的框图。 图3图解说明根据本专利技术的一个实施方案操作图1的数字控制器系统的方法。 图4图解说明根据本专利技术的一个实施方案包括可由图1的数字控制器系统执行的 测试模式命令及经扩充的命令的表。在各图式中，相同的参考符号指示相同的元件。具体实施例方式本专利技术通常涉及数字控制器系统，且更明确地说，涉及基于微控制器的快闪存储 器数字控制器系统。呈现以下说明以使所属领域的技术人员能够制作且使用本专利技术， 且是在专利申请案及其要求的上下文中提供所述说明。所属领域的技术人员将易知对 本文所述实施方案及一般原理和特征的各种修改。因此，并不打算将本专利技术限定于所 示的实施方案，而是赋予其与本文所述原理及特征相一致的最广泛范围。图1根据本专利技术的一个实施方案的包括(数字)存储器控制器102及存储器104 的数字控制器系统100的框图。存储器104可以是非易失性快闪存储器或例如其它存 储器，例如，静态RAM (SRAM)或动态RAM (DRAM)。存储器控制器102包括命令 解码器106、微控制器108及操作码寄存器110。在一个实施方案中，命令解码器106用于基于所接收的数据(例如，数据112)执 行(预定)简单命令(或命令序列)的状态机。实例性简单命令包括读取、写入、拷贝、 擦除等等。因此，在此实施方案中，当状态机执行简单命令时，微控制器108保持休 眠以节省功率。在一个实施方案中，命令解码器106是用于根据用户时钟114从用户 接收数据112的用户接口。不同于包括状态机的常规存储器控制器(或数字控制器)， 存储器控制器106进一步包括微控制器108及操作码寄存器110 (其准许存储器控制 器106处理未被硬连线到状本文档来自技高网...
【技术保护点】
一种用于包括命令解码状态机及微控制器的数字控制器系统的操作方法，所述方法包含： 通过所述命令解码状态机解码第一多个命令；及 响应于所述命令解码状态机解码经扩展的命令，唤醒所述微控制器以处理除所述第一多个命令中的命令之外的额外命令，所述经扩展的命令是通知所述微控制器将要处理的所述额外命令的命令。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：丹尼尔斯科特科恩，
申请(专利权)人：爱特梅尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。