多个中断请求信号的总线逻辑网关电路制造技术

一种多数个中断请求信号的总线逻辑网关电路，包括有一输出或门，具有多数个输入端及一中断请求信号输出端。一反向器，具有一输入端及一输出端，其中该输入端是连接于该输出或门的中断请求信号输出端。多数个网关电路，用以使多数个标的装置所产生的装置端中断请求信号通过该网关电路或暂时保持在该网关电路。每一个网关电路包括有一与门及一或门，该或门依据该与门的输出端及输出或门的中断请求信号输出端的状态，而产生一网关信号送至该与门的网关信号输入端。

【技术实现步骤摘要】

本专利技术是关于一种中断请求信号的处理电路，特别是关于一种计算机系统的多数中断请求信号的总线接口处理电路。
技术介绍
在典型的计算机系统或数字系统结构中，主要包括有中央处理器、磁盘装置、输入装置、输出装置、存储器等硬件组件，这些硬件组件是由总线来达到连结及资料传送、控制的功能。在现今的总线规格中，依不同的系统需求及特性，有许多种不同的总线规格及类型。首先参阅图1所示，其是显示一包括有ISA总线的计算机系统或数字系统的方块图。在一典型的计算机系统中包括有一中央处理器11、一存储器12、一PCI桥接器13(PCI Bridge)、至少一PCI装置14、一PCI/ISA桥接器15(PCI/ISA Bridge)、数个-->ISA装置D1、D2…Dn。中央处理器11与存储器12是连接于系统总线21，该系统总线21再通过PCI桥接器13连接一PCI总线22(PeripheralComponent Interconnect)。PCI总线22是由PCISIG协会所提出的总线规格，主要是可作为配合微处理系统中的高速资料转移功能。在该PCI总线22上可供连接各种PCI装置14(例如局域网路界面卡、影像卡、输出入界面卡等界面装置)。该PCI总线22通过PCI/ISA桥接器15连接一ISA总线23(IndustryStandard Architecture)，该ISA总线23可供连接各种ISA装置D1、D2…Dn。各个ISA装置D1、D2…Dn(标的装置)可分别产生装置端中断请求信号D1_INT、D2_INT…Dn_INT经由该ISA总线23送至一中断请求信号控制器16而执行该中断请求信号相应的中断服务例程(Interrupt Service Routine)。本专利技术所欲解决的技术问题：在目前所制定的ISA总线标准规范中，ISA总线只有支持最多11个请求中断请求信号的ISA装置。如果多于11个要求中断请求的ISA装置时，目前的作法是在系统中安装特殊的软件或驱动程序来处理该中断请求信号。例如，在先前技术中，若要支持超过标准的中断-->请求信号时，必须将部份中断请求的装置由某些分享逻辑电路连接到系统的中断请求信号端，并且系统首先必须先加载特殊的或客户特定的软件或驱动程序来处理中断服务例程。在先前技术中，当ISA总线在侦测到装置端发出中断请求信号的信号升缘时，假如采用先前技术中的逻辑电路而没有特殊的/客订的软件或驱动程序时，几乎所有的中断请求信号将会有漏失处理的问题，并且这个ISA总线的中断请求输入端将会被锁住，因为其逻辑电路的状态信号将会总是呈现高态准位。此一已知作法，不仅在中断请求信号的处理方面会有信号侦测漏失的问题，即使正常处理各个中断请求信号，其处理速度亦慢。且在实际的系统应用时，会增加计算机系统在处理中断请求信号时的负担，也不利于业者厂商的系统发展。
技术实现思路
缘此，本专利技术的主要目的即是提供一种用于处理多数个中断请求信号的处理电路，本专利技术是以逻辑电路的设计来接收及队列处理各个装置端所发出的中断请求信号，以使各个发出中断请求信号的装置都能顺利运作。-->本专利技术的另一目的即是提供一种计算机系统或数字系统中ISA总线的多数个中断请求信号的处理电路，以期在不需安装或加载特殊的或客户特定的软件或驱动程序，即能顺利处理该中断请求信号相应的中断服务例程。本专利技术解决问题的技术手段：本专利技术提供一种多数个中断请求信号的总线逻辑网关电路，用以接收及队列处理多数个连接于一计算机系统总线的标的装置所产生的装置端中断请求信号，其特征在于，该逻辑网关电路包括有：一输出或门，具有多数个输入端及一中断请求信号输出端；多数个网关电路，连接于该输出或门的中断请求信号输出端与各个标的装置之间，用以接收该标的装置所产生的装置端中断请求信号，并依据该输出或门的中断请求信号输出端的信号状态及该标的装置的装置端中断请求信号的信号状态，而产生一网关信号，以决定该标的装置所产生的装置端中断请求信号通过该网关电路送至该输出或门或是队列在该网关电路中。其中每一个网关电路中还包括有一反向器，该反向器具有一输入端及一输出端，其中该输入端是连接-->于该输出或门的中断请求信号输出端，而输出端是连接于该网关电路。其中该网关电路包括有：一与门，具有一装置端中断请求信号输入端、一网关信号输入端及一输出端，其中该装置端中断请求信号输入端是连接至其中一标的装置，以接收该标的装置所产生的装置端中断请求信号，而该输出端是连接至该输出或门的其中一输入端；一或门，具有一第一输入端、一第二输入端及一输出端，其中该第一输入端是连接至该与门的输出端，该第二输入端是连接于该反向器的输出端，该输出端是连接至该与门的网关信号输入端，该或门依据该与门的输出端及输出或门的中断请求信号输出端的状态，而产生一网关信号送至该与门的网关信号输入端。其中该网关电路中的与门具有一重置输入端，连接至一重置信号。其中该总线是一ISA总线。本专利技术对照先前技术的功效：经由本专利技术所采用的技术手段可在不需要任何特殊的/客订的软件或驱动程序的状况下，即可突破目前计算机系统总线受制于可支持中断请求信号数目的限制。-->本专利技术以简易的逻辑网关电路来处理装置端所发出的中断请求需求。当本专利技术的处理电路收到多于一个以上的中断请求信号时，会将第二个以后的中断请求信号予以队列处理，并且等候系统未被占用时作出响应。本专利技术提供一种新的中断分享处理电路，而不需要任何特殊的软件或驱动程序。本专利技术应用于目前计算机系统的ISA总线时，当某一个/某些中断请求发生时，本专利技术的逻辑网关电路将会传送第一个中断请求信号给ISA总线，并且使其它的中断请求信号队列保持于该逻辑网关电路。当该第一个中断请求信号相应的中断服务例程完成后，该逻辑网关电路会传送下一个中断请求信号给ISA总线，如此使得各个装置端所发出的中断请求信号所相应的中断服务例程可一个接一个地顺序受到执行处理。附图说明本专利技术所采用的具体实施例，将由以下的实施例及附图作进一步的说明，其中：图1显示一包括有ISA总线的计算机系统或数字系统的方块图。图2显示本专利技术的逻辑网关电路与数个ISA装置所发出的装置端中断请求信号与ISA总线间的电路连-->接示意图。图3显示本专利技术的逻辑网关电路的进一步电路图。图4是显示图3中各个装置端中断请求信号与序列执行各个中断请求信号的波形示意图。具体实施方式如图2所示，其显示本专利技术的逻辑网关电路100与数个ISA装置所发出的装置端中断请求信号D1_INT、D2_INT、D3_INT…Dn_INT与ISA总线23间的电路连接示意图。各个装置端中断请求信号D1_INT、D2INT、D3_INT…Dn_INT在经过本专利技术的逻辑网关电路100之后，再送到ISA总线23。参阅图3所示，其是显示本专利技术的逻辑网关电路100的进一步电路图。图4是显示图3中各个装置端中断请求信号D1_INT、D2_INT、D3_INT…D8_INT3与序列执行各个中断请求信号的波形示意图。请同时参阅图2—图4所示，本专利技术的逻辑网关电路100中包括有数个网关电路3a、3b…3n。各标的装置所产生的装置端中断请求信号D1_INT、D2_INT、D3_INT…Dn_INT分别送至逻辑网关电路100的各个网关电本文档来自技高网...

【技术保护点】
一种多数个中断请求信号的总线逻辑网关电路，用以接收及队列处理多数个连接于一计算机系统总线的标的装置所产生的装置端中断请求信号，其特征在于，该逻辑网关电路包括有：　一输出或门，具有多数个输入端及一中断请求信号输出端；　多数个网关电路，连接于该输出或门的中断请求信号输出端与各个标的装置之间，用以接收该标的装置所产生的装置端中断请求信号，并依据该输出或门的中断请求信号输出端的信号状态及该标的装置的装置端中断请求信号的信号状态，而产生一网关信号，以决定该标的装置所产生的装置端中断请求信号通过该网关电路送至该输出或门或是队列在该网关电路中。

【技术特征摘要】
1.一种多数个中断请求信号的总线逻辑网关电路，用以接收及队列处理多数个连接于一计算机系统总线的标的装置所产生的装置端中断请求信号，其特征在于，该逻辑网关电路包括有：一输出或门，具有多数个输入端及一中断请求信号输出端；多数个网关电路，连接于该输出或门的中断请求信号输出端与各个标的装置之间，用以接收该标的装置所产生的装置端中断请求信号，并依据该输出或门的中断请求信号输出端的信号状态及该标的装置的装置端中断请求信号的信号状态，而产生一网关信号，以决定该标的装置所产生的装置端中断请求信号通过该网关电路送至该输出或门或是队列在该网关电路中。2.如权利要求1所述的多数个中断请求信号的总线逻辑网关电路，其特征在于，其中每一个网关电路中还包括有一反向器，该反向器具有一输入端及一输出端，其中该输入端是连接于该输出或门的中断请求信号输出端，而输出端是连接于该网关电路。3.如权利要求2所述的多...

【专利技术属性】
技术研发人员：黄尧熙，
申请(专利权)人：宸鸿光电科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]