集成电路器件及生成其安全密钥的方法和系统技术方案

生成用于集成电路器件的安全密钥的系统和方法包括生成具有物理不可克隆功能(PUF)器件的多个密钥位。PUF可以包括可以创建随机位的随机数生成器。可以在非易失性存储器中存储随机位。存储在非易失性存储器中的随机位的数量允许多个质询和响应交互，以从PUF获得多个安全密钥。本申请的实施例还涉及集成电路器件。

【技术实现步骤摘要】
集成电路器件及生成其安全密钥的方法和系统
本申请的实施例涉及集成电路器件及生成其安全密钥的方法和系统。
技术介绍
随着在诸如个人通信、购物、银行、商业等许多领域对计算机系统和互联网的依赖增加，对改善网络安全性的需求也在增加。可以采用许多安全措施，包括加密。物理不可克隆功能(PUF)是在可以用于产生输出的物理结构中体现的物理对象。输出易于评估，但是输出很难或几乎无法预测。PUF输出可以用作安全计算和通信中的唯一标识或密钥。单个PUF器件必须易于制造，但实际上几乎不可能复制，即使给出产生它的精确的制造工艺。在这方面，它是单向功能的硬件模拟。PUF通常在集成电路中实施并且通常在具有高安全要求的应用中使用PUF。
技术实现思路
本申请的一些实施例提供了一种生成用于集成电路器件的安全密钥的方法，包括：利用随机数生成器生成多个密钥位；在非易失性存储器中存储所述多个密钥位；以及从存储在所述非易失性存储器中的所述多个密钥位生成所述安全密钥。本申请的另一些实施例提供了一种集成电路器件，包括：物理不可克隆功能生成器，用于输出两个或更多个安全密钥，每个安全密钥包括多个密钥位，其中，所述物理不可克隆功能生成器包括：静态随机存取存储器(SRAM)，在初始化之后被读取以提供所述多个密钥位中的一个或多个；一次性可编程(OTP)器件，用于：存储从所述静态随机存取存储器读取的所述多个密钥位；以及当接收到地址时，从所述多个密钥位提供所述两个或多个安全密钥中的一个。本申请的又一些实施例提供了一种生成用于集成电路器件的安全密钥的系统，所述系统包括：随机数生成器，包括：静态随机存取存储器(SRAM)，在初始化之后被读取以提供多个位；线性反馈移位寄存器(LFSR)，用于将从所述静态随机存取存储器读取的所述多个位加扰为加扰的密钥位；输入地址加扰器，用于：接收输入地址；将所述输入地址加扰为加扰的地址；提供所述加扰的地址；一次性可编程(OTP)器件，与所述线性反馈移位寄存器和所述输入地址加扰器通信，用于：存储从所述线性反馈移位寄存器提供的所述加扰的密钥位；将所述加扰的密钥位与地址相关联；从所述输入地址加扰器接收所述加扰的地址；确定与所述加扰的密钥位相关联的所述地址，所述地址与所述加扰的地址匹配；读取具有与所述加扰的地址匹配的所述地址的所述加扰的密钥位；提供所述加扰的密钥位作为所述安全密钥；输出寄存器，与所述一次性可编程器件通信，所述输出寄存器用于：从所述一次性可编程器件接收所述安全密钥；以及输出所述安全密钥。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是示出根据本申请的实例的示例性物理不可克隆功能(PUF)生成器/器件的方面的框图。图2是示出根据本申请的实例的图1的示例性控制器的方面的框图。图3是示出根据本申请的实例的图1的PUF器件的示例性数据结构的方面的框图。图4A是示出根据本申请的实例的PUF器件的组件之间的通信的方面的通信图。图4B是示出根据本申请的实例的PUF器件的组件之间的通信的方面的另一通信图。图5是示出根据本申请的实例的用于在PUF器件的非易失性存储器中存储随机数的方法的方面的工艺流程图。图6是示出根据本申请的实例的用于生成PUF安全密钥的示例性方法的方面的工艺流程图。图7是示出根据本申请的实例的用于在PUF器件的非易失性存储器中存储随机数的方法的方面的另一工艺流程图。图8是示出根据本申请的实例的用于确定PUF器件的状态的方法的方面的工艺流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实例和/或配置之间的关系。如上所述，物理不可克隆功能(PUF)是在可以用于产生易于评估但是几乎无法预测的输出的物理结构中体现的物理对象。集成电路(IC)器件通常包括形成在由诸如硅的半导体材料形成的半导体衬底或“芯片”上的电子电路。通过光刻工艺在衬底上形成IC器件的组件而不是一次构造一个项目。形成在衬底上的电子器件通过也通过光刻工艺形成在衬底上的导体或线互连。虽然大量制造，但是由于物理随机性每个IC器件是唯一的，即使利用相同的制造工艺材料。可以提取这种固有变化并且用作其唯一标识，像人类的DNA一样。根据本文公开的实例，这种变化用于创建用作PUF的唯一IC器件签名，因为它是唯一的、特定器件固有的、不可克隆的(不可模仿或复制)、可重复的等。图1是示出根据本专利技术的方面的可以包括PUF器件/生成器100的集成电路器件的实例的框图。集成电路器件包括形成电子器件的衬底，其可以是由集成电路实现的多个类型的器件中的任何一个，诸如处理器件或存储器器件。PUF器件100配置为经由输入端口116接收质询。响应于质询，认证电路配置为提供安全密钥形式的响应，该响应通过PUF电路100经由输出端口120输出。如上所述，基于IC制造期间不同物理工艺变化的发生来构造PUF100。这些静态物理变化允许IC具有特定于IC的唯一指纹(或多个唯一指纹)。当经由输入端口116接收特定质询时，生成相应的唯一响应。能够生成多个指纹的IC是强大的PUF，因为可以利用多个质询和响应对。利用一些PUF生成技术，一些潜在的安全密钥位可以在一个PUF生成与另一个之间有所不同。在本专利技术中，这种密钥位称为随机位。通常，这些随机位不适合用于密钥生成，因为利用具有随机位的密钥加密的消息可能无法被可靠地解密。收集并且标识有用的位，以生成每个IC器件的唯一和可靠的密钥。在本文公开的一些实例中，保留加扰的随机位，而不是保留用于生成安全密钥的密钥位的记录。在图1所示的实例中，在非易失性存储器110中存储随机位的加扰的版本。生成安全密钥包括：访问存储器110；以及然后输出响应密钥。PUF器件100配置为生成包括预定数量的密钥位的安全密钥。如上所述，响应于接收的质询提供安全密钥，并且由于用于器件的制造工艺所导致的固有变化，该安全密钥对于特定的IC器件100是唯一的。在一些实例中，PUF器件100包括随机数生成器104，例如，存储器阵列，诸如SRAM存储器阵列，其中阵列的存储器单元生成安全密钥的密钥位。可以基于所需安全密钥的大小来确定用于密钥生成的SRAM阵列的大小或SRAM阵列的存储器单元的数量。处理存储器110提供为用于PUF数据处理。在所示的实例中，处理存储器110是非易失性存储器(NVM)。在一些实本文档来自技高网...

【技术保护点】
1.一种生成用于集成电路器件的安全密钥的方法，包括：/n利用随机数生成器生成多个密钥位；/n在非易失性存储器中存储所述多个密钥位；以及/n从存储在所述非易失性存储器中的所述多个密钥位生成所述安全密钥。/n

【技术特征摘要】
20200331 US 63/002,670;20201130 US 17/106,8561.一种生成用于集成电路器件的安全密钥的方法，包括：
利用随机数生成器生成多个密钥位；
在非易失性存储器中存储所述多个密钥位；以及
从存储在所述非易失性存储器中的所述多个密钥位生成所述安全密钥。


2.根据权利要求1所述的方法，其中，所述随机数生成器包括静态随机存取存储器(SRAM)，其中，在初始化所述静态随机存取存储器之后，从所述静态随机存取存储器读取所述多个密钥位。


3.根据权利要求2所述的方法，其中，所述随机数生成器还包括：加扰器，所述加扰器加扰从所述静态随机存取存储器读取的所述多个密钥位。


4.根据权利要求3所述的方法，其中，所述加扰器是位折叠电路或线性反馈移位寄存器中的一个。


5.根据权利要求1所述的方法，其中，所述非易失性存储器包括一次性可编程(OTP)器件。


6.根据权利要求5所述的方法，其中，所述多个密钥位存储至所述一次性可编程器件中，并且其中，所述多个密钥位表示两个或更多个安全密钥。


7.根据权利要求5所述的方法，其中，所述一次性可编程器件接收地址并且检索与所述地址相关联的安全密钥。


8.根据权利要求7所述的方法，其中，在将所述地址提供至所述一次性可编程器件之前加扰所述地址。


9.一种集成电路器...

【专利技术属性】
技术研发人员：吕士濂，李坤锡，王仕良，张琮永，池育德，李承恩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71