形成半导体器件及其电路的方法技术

本发明专利技术题为“形成半导体器件及其电路的方法”。本发明专利技术提供了一种驱动电路，在一个实施方案中，该驱动电路被配置为在连接到第一晶体管的第二晶体管被启用的时间间隔期间将晶体管的Vgs形成为负值。

【技术实现步骤摘要】
形成半导体器件及其电路的方法
本专利技术整体涉及电子器件，并且更具体地讲，涉及半导体、半导体结构以及形成半导体器件的方法。
技术介绍
在过去，使用各种方法和结构来控制在各种应用(诸如，例如开关电源控制器或其他类型的应用)中使用的功率晶体管。一些应用利用氮化镓(GaN)晶体管作为功率晶体管。在一些实施方案中，晶体管是增强型高电子迁移率晶体管(eHEMT)。使用各种类型的控制方案来控制eHEMT或备选地驱动eHEMT。控制方案利用各种电路和方法来形成驱动信号以启用和禁用eHEMT。在一些控制方案中，难以控制驱动信号的启用部分的栅极-源极电压，这在一些情况下可能导致损坏eHEMT。一些控制方案通常难以控制驱动信号的启用值的持续时间，这可能导致效率降低，诸如例如动态导通电阻(Rdson)降低。因此，期望具有一种能够改善对驱动信号的启用值的控制、改善对驱动信号的启用值的持续时间的控制和/或改善对控制信号的启用值的定时的控制的控制方法或设备。附图说明图1示意性地示出根据本专利技术的用于控制GaN晶体管的系统的一部分的实施方案的示例；图2是根据本专利技术的具有示出一些信号的实施方案的示例的曲线图的图形，该信号可形成在图1的电路的实施方案的操作期间；图3是根据本专利技术的具有示出一些信号的实施方案的示例的曲线图的图形，该信号可形成在图1的一些电路的备选实施方案的备选操作期间；图4示意性地示出了根据本专利技术的电路的实施方案的示例的一部分，该电路可具有可为图1的一些电路的备选实施方案的实施方案；图5是根据本专利技术的具有示出一些信号的实施方案的示例的曲线图的图形，该信号可形成在图4的电路的实施方案的操作期间；图6示意性地示出了根据本专利技术的电路的实施方案的一部分的实施方案的示例，该电路可具有可为图1或图4的一些电路的一部分的备选实施方案的实施方案；图7示意性地示出了根据本专利技术的电路的实施方案的一部分的示例，该电路可具有可为图6的电路的备选实施方案的实施方案；图8示意性地示出了根据本专利技术的电路的实施方案的一部分的示例，该电路可具有可为图4或图6至图7的一些电路的备选实施方案的实施方案；图9示意性地示出了根据本专利技术的电路的实施方案的一部分的示例，该电路可具有可为图4或图6至图7的一些电路的备选实施方案的实施方案；并且图10示出了根据本专利技术的半导体器件的放大平面图，该半导体器件包括图1、图3、图4或图7至图9中的任一者的一些电路。为使图示清晰且简明，图中的元件未必按比例绘制，一些元件可能为了进行示意性的说明而被夸大，而且除非另外规定，否则不同图中的相同参考标号指示相同的元件。此外，为使描述简单，可省略公知步骤和元件的描述和细节。如本文所用，载流元件或载流电极意指器件的载送通过器件的电流的元件，诸如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制元件或控制电极意指器件的控制通过器件的电流的元件，诸如MOS晶体管的栅极或者双极型晶体管的基极。另外，一个载流元件可载送沿一个方向通过器件的电流，诸如载送进入器件的电流，而第二载流元件可载送沿相反方向通过器件的电流，诸如载送离开器件的电流。尽管器件在本文中可以被描述为某些N沟道或P沟道器件或者某些N型或P型掺杂区，但本领域的普通技术人员将理解，根据本专利技术的互补器件也是可以的。本领域的普通技术人员理解，导电类型是指通过其发生传导的机制，诸如通过孔或电子传导，因此，导电类型不是指掺杂浓度而是指掺杂类型，诸如P型或N型。本领域的技术人员应当理解，本文所用的与电路操作相关的术语“在……期间”、“在……同时”和“当……时”并不确切地意指称某个动作在引发动作后立即发生，而是指在初始动作所引发的反应之间可能存在一些较小但合理的延迟，诸如各种传播延迟。另外，术语“在……同时”意指某个动作至少在引发动作持续过程中的一段时间内发生。词语“大概”或“基本上”的使用意指元件的值具有预期接近陈述值或位置的参数。然而，如本领域所熟知，始终存在妨碍值或位置确切地为陈述值或位置的微小差异。本领域公认的是，高达至少百分之十(10％)(并且对于包括半导体掺杂浓度的一些元件，高达百分之二十(20％))的偏差是与确切如所述的理想目标相差的合理偏差。在关于信号状态使用时，术语“生效”意指信号的有效状态，而术语“失效”意指信号的无效状态。信号的实际电压值或逻辑状态(诸如“1”或“0”)取决于使用的是正逻辑还是负逻辑。因此，如果使用的是正逻辑，则高电压或高逻辑可生效，如果使用的是负逻辑，则低电压或低逻辑可生效；而如果使用的是正逻辑，则低电压或低状态可失效，如果使用的是负逻辑，则高电压或高逻辑可失效。在本文中，使用正逻辑约定，但本领域的技术人员理解，也可以使用负逻辑约定。权利要求书和/或具体实施方式中的术语“第一”、“第二”、“第三”等(如用在元件名称的一部分中)用于区分在类似元件之间，并且不一定描述时间上、空间上、等级上或任何其他方式的顺序。应当理解，如此使用的术语在适当情况下可互换，并且本文所述的实施方案能够以除本文所述或举例说明外的其他顺序来操作。提到“一个实施方案”，意味着结合该实施方案描述的特定的特征、结构或特性包括在本专利技术的至少一个实施方案中。因此，在本说明书通篇内的不同位置出现的短语“在一个实施方案中”，不一定都指同一个实施方案，但在某些情况下，有可能指同一个实施方案。此外，如本领域的普通技术人员所清楚的，在一个或多个实施方案中，具体特征、结构或特性可以任何合适的方式结合。下文将适当举例说明并描述的实施方案可缺少本文未具体公开的任何元件，并且/或者可在缺少本文未具体公开的任何元件的情况下实施。具体实施方式图1示意性地示出了利用砷化镓(GaN)晶体管的系统10的一部分的实施方案的示例。系统10的示例性实施方案被配置为同步降压电源系统，该同步降压电源系统在输出端16与17之间产生输出电压(Vo)15。系统10包括电源控制电路20，该电源控制电路切换电感器12以形成输出电压。电感器12可以各种配置连接在诸如例如电路20的电压输入端与输出端40之间(如虚线11所示)或者可连接在输出端40与公共回路端(诸如例如接地参考，如虚线13所示)之间。在一些实施方案中，电感器12可连接到有助于形成输出电压15的滤波器电路(FR)14。电路20接收用于操作其在电压输入端50与公共回路端52之间的电路的功率。在一些实施方案中，公共回路端52可被连接到公共接地参考值。电路20可接收与输出电压15或由系统10形成的输出电流相关的反馈信息，以便有助于调节输出电压15的值。可在由输入端21代表的一个或多个输入端上接收反馈信息。电路20可包括晶体管35和36，该晶体管被配置为切换电感器12以便调节输出电压15的值。实施方案可包括晶体管35和36可为增强型高电子迁移率晶体管(eHEMT)。实施方案还可包括晶体管35和36以具有公共连接或桥节点38的半H桥配置连接在一起，诸如例如串联连接在一起。如下文将进一步所示，系统10本文档来自技高网...

【技术保护点】
1.一种控制氮化镓开关的方法，所述方法包括：/n配置第一驱动电路以形成用于第一GaN开关的第一Vgs，并且配置第二驱动电路以形成用于第二GaN开关的第二Vgs，其中所述第一GaN开关和所述第二GaN开关被配置用于在桥节点处耦接在一起，并且其中所述第一驱动电路和所述第二驱动电路被配置为接收电压输入端与公共回路端之间的操作电压；/n配置所述第一驱动电路以通过将所述第一Vgs形成为基本上大于所述操作电压的第一值持续第一时间间隔来启用所述第一GaN开关，其中所述第一值基本上恒定持续所述第一时间间隔，所述第一驱动电路被配置为随后通过将所述第一Vgs形成为小于所述第一值且大于所述第一GaN开关的第一阈值的第二值持续第二时间间隔来继续启用所述第一GaN开关；以及/n配置所述第二驱动电路以通过将所述第二Vgs形成为基本上大于所述操作电压的第三值持续第三时间间隔来启用所述第二GaN开关，其中所述第三值基本上恒定持续所述第三时间间隔，所述第二驱动电路被配置为随后通过将所述第二Vgs形成为小于所述第三值且大于所述第二GaN开关的第二阈值的第四值持续第四时间间隔来继续启用所述第二GaN开关，其中所述第三时间间隔随所述第二时间间隔之后，并且所述第四时间间隔随所述第三时间间隔之后。/n...

【技术特征摘要】
20200106 US 16/735,1801.一种控制氮化镓开关的方法，所述方法包括：
配置第一驱动电路以形成用于第一GaN开关的第一Vgs，并且配置第二驱动电路以形成用于第二GaN开关的第二Vgs，其中所述第一GaN开关和所述第二GaN开关被配置用于在桥节点处耦接在一起，并且其中所述第一驱动电路和所述第二驱动电路被配置为接收电压输入端与公共回路端之间的操作电压；
配置所述第一驱动电路以通过将所述第一Vgs形成为基本上大于所述操作电压的第一值持续第一时间间隔来启用所述第一GaN开关，其中所述第一值基本上恒定持续所述第一时间间隔，所述第一驱动电路被配置为随后通过将所述第一Vgs形成为小于所述第一值且大于所述第一GaN开关的第一阈值的第二值持续第二时间间隔来继续启用所述第一GaN开关；以及
配置所述第二驱动电路以通过将所述第二Vgs形成为基本上大于所述操作电压的第三值持续第三时间间隔来启用所述第二GaN开关，其中所述第三值基本上恒定持续所述第三时间间隔，所述第二驱动电路被配置为随后通过将所述第二Vgs形成为小于所述第三值且大于所述第二GaN开关的第二阈值的第四值持续第四时间间隔来继续启用所述第二GaN开关，其中所述第三时间间隔随所述第二时间间隔之后，并且所述第四时间间隔随所述第三时间间隔之后。


2.根据权利要求1所述的方法，所述方法还包括：配置所述第一驱动电路以通过将所述第一Vgs形成为作为负值的第五值持续第五时间间隔来禁用所述第一GaN开关，其中所述第五时间间隔在所述第二时间间隔之后并且在所述第三时间间隔之前，并且其中所述第五值基本上恒定持续所述第五时间间隔。


3.根据权利要求1所述的方法，所述方法还包括：配置所述第一驱动电路以将所述第一Vgs形成为作为负值的第六值持续第六时间间隔，其中所述第六时间间隔与所述第三时间间隔的至少一部分重叠。


4.根据权利要求3所述的方法，所述方法还包括：配置所述第二驱动电路以通过将所述第二Vgs形成为作为负值的第六值持续第六时间间隔来禁用所述第二GaN开关，其中所述第六时间间隔在所述第四时间间隔之后，并且其中所述第六值基本上恒定持续所述第...

【专利技术属性】
技术研发人员：J·罗伊格吉塔特，J·C·J·让森斯，F·J·G·德克勒克，T·波恩尼，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US