半导体集成电路及半导体集成电路的控制方法技术

实施方式涉及半导体集成电路及其控制方法。本实施方式的半导体集成电路驱动开关元件，该开关元件具有第一场效应晶体管和与第一场效应晶体管反向串联连接的第二场效应晶体管，该半导体集成电路具备驱动电路和控制电路。驱动电路使第一场效应晶体管和第二场效应晶体管成为导通状态或截止状态。控制电路根据从一个信号输入端子输入的控制信号来控制驱动电路。

【技术实现步骤摘要】
半导体集成电路及半导体集成电路的控制方法相关申请本申请享受以日本专利申请2019-227532号(申请日：2019年12月17日)作为基础申请的优先权。本申请通过参考该基础申请而包括基础申请的全部内容。
实施方式涉及半导体集成电路及其控制方法。
技术介绍
近年来，在将MOSFET作为开关元件而构成电源电路的半导体集成电路中，使用新的连接器的标准USB的Type-C，也能够进行与到最大100W的输出对应的电源供给。在处理这样的大功率的基础上，需要经由体二极管(bodydiode)对即使在MOSFET截止时也流过的逆流电流进行抑制。因此，开发出了被称为共漏(共漏)的、在硅上共用漏极的MOSFET。由此，能够抑制导通电阻的增大，并且也能够防止体二极管的逆流。在共漏结构的MOSFET中，没有漏极端子、取而代之地成为源极端子为2个(源极S1、源极S2)、而且栅极端子也为2个(栅极G1、栅极G2)的基本4端子构成。因此，输入从微机等发送的控制信号的输入端子也需要2个，半导体集成电路的电路规模增加。
技术实现思路
实施方式提供能够抑制电路规模的增加的半导体集成电路及其控制方法。根据本实施方式，半导体集成电路是驱动具有第一场效应晶体管和与第一场效应晶体管反向串联连接的第二场效应晶体管的开关元件的半导体集成电路，具备驱动电路和控制电路。驱动电路使第一场效应晶体管和第二场效应晶体管成为导通状态或截止状态。控制电路根据从一个信号输入端子输入的控制信号来控制驱动电路。附图说明图1是表示第一实施方式的电源电路的结构的一例的框图。图2是作为比较例的电源电路的结构的一例的框图。图3是表示第二实施方式的电源电路的结构的图。图4是表示第二实施方式的电源电路的比较例结构的图。图5是表示第三实施方式的电源电路的结构的图。图6是驱动控制电路真值表。图7是表示控制信号为低电平信号的情况下的电流的流动的图。图8是驱动控制电路的时序图。图9是表示第四实施方式的电源电路的结构的图。图10是第四实施方式的驱动控制电路的真值表。图11是第四实施方式的驱动控制电路的时序图。图12是表示时间电路的结构例的图。图13是内部电路的电压波形图。图14是表示时间电路的另一结构例的图。图15是图14的时间电路的各节点的电压波形图。图16是表示设置有时间电路的电源电路的结构例的图。图17是表示时间电路中的振荡电路的结构例的图。图18是图17的振荡电路的各节点的电压波形图。具体实施方式以下，参照附图对本专利技术的实施方式的半导体装置、数字控制振荡器、频率合成器以及半导体装置的控制方法进行详细说明。此外，以下所示的实施方式是本专利技术的实施方式的一例，本专利技术并不限定于这些实施方式来解释。另外，在本实施方式所参照的附图中，对相同部分或者具有相同功能的部分，标注相同的附图标记或者类似的附图标记，有时省略其重复的说明。另外，附图的尺寸比率为了便于说明而存在与实际的比率不同的情况、结构的一部分从附图中省略的情况。(第一实施方式)图1是表示第一实施方式的电源电路的结构的一例的框图。电源电路1是根据控制信号Cntr经由输出端子VOUT向负载供给来自电源端子VIN的电力的半导体集成电路。电源电路1具备输出电路10和驱动控制电路20。此外，输出电路10和驱动控制电路20是由2个半导体芯片构成的模块，但也可以由一个半导体芯片构成。输出电路10是在电源端子VIN与输出端子VOUT之间具有第一场效应晶体管Q10和与第一场效应晶体管Q10反向串联连接的第二场效应晶体管Q20的开关元件。第一场效应晶体管Q10及第二场效应晶体管Q20例如是n沟道型的MOSFET(metal-oxide-semiconductorfield-effecttransistor：金属氧化物半导体场效应晶体管)。即，在输出电路10中，第一场效应晶体管Q10的漏极与第二场效应晶体管Q20的漏极电连接。由此，寄生地形成于第一场效应晶体管Q10的体二极管D10的阴极和寄生地形成于第二场效应晶体管Q20的体二极管D20的阴极被电连接。将这样的连接称为共漏。在共漏结构的MOSFET中，没有漏极端子，取而代之地成为源极端子成为2个(源极S1、源极S2)、而且栅极端子也成为2个(栅极G1、栅极G2)的基本4端子构成。第一场效应晶体管Q10导通、并且第二场效应晶体管Q20导通，由此能够使电流从电源端子VIN流向输出端子VOUT。在要使电流停止时，使第一场效应晶体管Q10截止、并且使第二场效应晶体管Q20截止。此时，该第二场效应晶体管Q20截止，并且电流的流动方向相对于体二极管D20的正向成为反方向。因此，通过该第二场效应晶体管Q20，电流的流动被阻止。驱动控制电路20具有驱动电路20a和控制电路20b。驱动电路20a将第一场效应晶体管Q10及第二场效应晶体管Q20设为导通状态或截止状态。该驱动电路20a具有第一驱动器200和第二驱动器202。第一驱动器200经由端子PG1与第一场效应晶体管Q10的栅极G1连接。同样地，第二驱动器202经由端子PG2与第二场效应晶体管Q20的栅极G2连接。控制电路20b根据从一个端子PEN输入的控制信号Cntr来控制驱动电路20a。即，根据输入至端子PEN的信号的状态来决定驱动电路20a的使能(enable)或失能(disable)。在此，在控制信号Cntr为高电平的信号的情况下，驱动电路20a的第一驱动器200以及第二驱动器202成为使能状态。处于使能状态的第一驱动器200以及第二驱动器202向端子PG1以及端子PG2输出栅极电压，使第一场效应晶体管Q10以及第二场效应晶体管Q20成为导通状态。另一方面，在控制信号Cntr为低电平的情况下，停止栅极电压的输出，使第一场效应晶体管Q10以及第二场效应晶体管Q20成为截止状态。控制电路20b的端子PGND与外部的接地或规定电位连接。控制电路20b的端子PVIN与使驱动控制电路20动作的电源连接。图2是表示作为比较例的电源电路1a的结构的一例的框图。电源电路1a与图1所示的电源电路1的不同点在于，控制电路20b根据从端子PEN1、PEN2输入的不同的第一控制信号Cntr1、第二控制信号Cntr2来控制驱动电路20a。控制电路20b根据从端子PEN输入的第一控制信号Cntr1来控制驱动电路20a的第一驱动器200。即，在第一控制信号Cntr1为高电平的信号的情况下，第一驱动器200成为使能状态，向端子PG1输出栅极电压，使第一场效应晶体管Q10成为导通状态。另一方面，在第一控制信号Cntr1为低电平的情况下，停止栅极电压的输出，使第一场效应晶体管Q10成为截止状态。同样地，在第二控制信号Cntr2为高电平的信号的情况下，第二驱动器202成为使能状态，向端子PG2输出栅极电压，使第二场效应晶体管Q20成为导通状本文档来自技高网...

【技术保护点】
1.一种半导体集成电路，驱动开关元件，该开关元件具有第一场效应晶体管和与所述第一场效应晶体管反向串联连接的第二场效应晶体管，所述半导体集成电路具备：/n驱动电路，将所述第一场效应晶体管及所述第二场效应晶体管设为导通状态或截止状态；以及/n控制电路，根据从一个信号输入端子输入的控制信号，控制所述驱动电路。/n

【技术特征摘要】
20191217 JP 2019-2275321.一种半导体集成电路，驱动开关元件，该开关元件具有第一场效应晶体管和与所述第一场效应晶体管反向串联连接的第二场效应晶体管，所述半导体集成电路具备：
驱动电路，将所述第一场效应晶体管及所述第二场效应晶体管设为导通状态或截止状态；以及
控制电路，根据从一个信号输入端子输入的控制信号，控制所述驱动电路。


2.根据权利要求1所述的半导体集成电路，其中，还具备：
第一开关元件，在所述开关元件截止的情况下，使第一场效应晶体管的第一源极与第一栅极之间短路；以及
第二开关元件，在所述开关元件截止的情况下，使第二场效应晶体管的第二源极与第二栅极之间短路。


3.根据权利要求2所述的半导体集成电路，其中，
所述第一开关元件的源极与所述第一源极连接，漏极与所述第一栅极连接，
所述第二开关元件的源极与所述第二源极连接，漏极与所述第二栅极连接，
所述控制电路在使所述开关元件截止的情况下，使所述第一开关元件及所述第二开关元件导通。


4.根据权利要求2所述的半导体集成电路，其中，还具备：
第三开关元件，在所述开关元件截止的情况下，使所述第一栅极与地线之间短路；以及
第四开关元件，在所述开关元件截止的情况下，使所述第二栅极与所述地线之间短路。


5.根据权利要求4所述的半导体集成电路，其中，
所述第三开关元件的源极及漏极中的一个与第一栅极电连接，所述源极及所述漏极中的另一个与地线连接，所述第三开关元件根据所述控制信号而导通或截止，
所述第四开关元件的源极及漏极中的一个与第二栅极电连接，所述源极及所述漏极中的另一个与地线连接，所述第四开关元件根据所述控制信号而导通或截止。


6.根据权利要求5所述的半导体集成电路，其中，还具备：
第一电阻，一端与所述第一开关元件的源极连接，另一端与所述第一开关元件的栅极连接；
第二电阻，一端与所述第一开关元件的栅极连接，另一端经由所述第三开关元件与所述地线连接；
第三电阻，一端与所述第二开关元件的源极连接，另一端与所述第二开关元件的栅极连接；以及
第四电阻，一端与所述第二开关元件的栅极连接，另一端经由所述第四开关元件与所述地线连接。


7.根据权利要求5所述的半导体集成电路，其中，
还具备时间电路，该时间电路在所述开关元件从导通切换为截止时，将所述第三开关元件从截止切换为导通，在所述开关元件从导通切换为截止...

【专利技术属性】
技术研发人员：林庸行，户田修二，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本;JP