基于PCI总线的任意波形发生器制造技术

本发明专利技术涉及的基于ＰＣＩ总线的任意波形发生器，包括：ＰＣＩ总线，一种不依附于某个具体处理器的局部总线。从结构上看，ＰＣＩ是在ＣＰＵ和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。应用层缓冲区，可以连续地交换数据。数据的传输，该过程由应用层程序发起，但由ＰＣＩ桥接口芯片ＰＬＸ９０５４执行，应用层软件可以在这个过程中进行数据的产生和调配，整个传输过程通过直接内存访问ＤＭＡ和中断完成。该任意波形发生器利用缓冲区快速交换数据可以快速进行数据更换，有效地保证了空间信号的连续性和多信号的快速切换。具有灵活、快速、可变、可控，精度高等多方面的优势。

【技术实现步骤摘要】

本专利技术涉及一种任意波形发生器，特别是可以满足通讯、视频和电视、电信、雷达、超声波以及航空检测设备等领域各种波形信号应用，基于PCI总线的任意波形发生器。
技术介绍
任意波形发生器是信号处理领域中必不可少的仪器设备。任意波形发生器在通信系统、测试系统等方面得到广泛应用。现有技术中任意波形发生器很多不能产生快速、有效、连续而且易于定制的信号波形。现有任意波形发生器主要有基于CPLD技术设计的，通过上位机软件设置产生波形，然后将波形数据下载到AWG，AWG在CPLD的高速控制电路下将波形数据送高速DAC进行转换形成波形的AWG任意波形发生器。该AWG任意波形发生器的工作过程是，首先接收上位机送来的波形数字信号存储到静态存储器SRAM，然后启动控制电路从静态存储器SRAM取出数据送DAC进行数摸转换，转换后的模拟信号送低通滤波器形成波形。另一种是申请号为200610154451.6，公开号为CN101017383中国专利公开的一种基于FPGA的高速任意波形发生器，该任意波形发生器主要包括CPU、并行数据相位生成部分、波形存储部分、插值与滤波部分、并串转换电路和DAC等组成。其中并行数据相位生成采用并行处理，可以在一个时钟内同时生成多个数据的相位，获得多个数据，然后再利用FPGA中的并串转换电路将数据依次输出到DAC，由DAC将数据转换成模拟量。在一个时钟内能同时生成多个数据，主要突破了FPGA工作频率的限制，可以向DAC提供超过1GHz以上的数据采样-->率。我们知道，可以产生连续、不间断、样式不同的模拟信号，是任意波形发生器的关键所在。但上述现有技术任意波形发生器的不足之处是不能产生快速、有效、连续而且易于定制的各种高质量、复杂信号波形。
技术实现思路
本专利技术的任务是提出一种快速、有效、连续，而且与现有技术相比更为灵活、并且可变、可控的任意波形发生器。本专利技术的目的可以通过以下措施来达到。本专利技术所提供的一种基于PCI总线的任意波形发生器，包括：PCI总线，不依附于某个具体处理器的局部总线，其特征在于，包括一个连在电源和地之间的D/A转换电路；一个含有应用层软件和驱动程序软件的CPU芯片，使用其中的高端数据处理软件进行信号的仿真处理，然后将仿真数据直接放入应用层缓冲区；一个包含有寄存器的PCI器件和插入在CPU与系统总线之间的PCI总线，是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送；一个具有多级缓冲的PCI控制器，利用它可使PCI总线上外设与CPU并行工作；一个连接在CPU和外设之间的桥接电路，主要功能是在两种不同的信号环境之间进行转换，并向系统中所有的主控制器提供一致的总线接口，用于在PCI总线和LOCAL总线之间传递信息；一个与接口芯片连接可编程逻辑器件CPLD，主要功能是最大限度的进行本地时序的调用，以达到最优的数据传输；-->当直接内存访问DMA传输开始后，首先对静态存储器SRAM1中数据进行传输，然后通知可编程逻辑器件CPLD，启动地址计数器，将静态存储器SRAM1中的数据送向D/A，通过数模转换产生模拟信号波形。本专利技术相比于普通的波形发生器技术具有如下有益效果。本专利技术提出了一种利用缓冲区快速交换数据，基于PCI总线的任意波形发生器。该任意波形发生器可以快速进行数据更换，有效地保证空间信号的连续性和多信号的快速切换。具有灵活、快速、可变、可控，精度高等多方面的优势。由于其可编程性能优越，因此只要能够保证准确建立信号的数学模型，就可以得到相应准确的模拟输出结果，从而为提供复杂的信号产生环境和高质量的信号波形样式提供了有力的保证，并且能够满足各种高质量、复杂信号的需求，从而减轻了由于环境因素和波形质量而影响到的研究精度。所述的应用层缓冲区开辟了两块数据缓冲区，底层软件设计的驱动中，分块缓冲，分别对应用层进行相应的数据缓冲映射，保证了硬件数据传输效果达到最佳效果。管理器提供的信号缓冲，能支持10种外设，并在高时钟频率下保持高性能。应用层缓冲区开辟了两块数据缓冲区，底层软件设计的驱动中，分块缓冲，分别对应用层进行相应的数据缓冲映射，保证硬件了数据传输效果达到最佳效果。数据的传输过程由应用层程序发起，软件应用层完全不需要耗费资源便能完成数据的传输。而应用层软件可以在这个过程中进行数据的产生和调配。可以快速进行数据更换，有效地保证了空间信号的连续性和多信号的快速切换。本专利技术的有益效果还在于：1.传输速度快。最高工作频率33MHz，峰值吞吐率在32位时为132Mb/s，64位时为264Mb/s。2.支持无限猝发读写方式具有强大的数据猝发传输能力。读写时后面可跟无数个数据周期。-->3.支持并行工作方式。PCI控制器具有多级缓冲，利用它可使PCI总线上外设与CPU并行工作。例如CPU输出数据时，先将数据快速送到缓冲器中，当这些数据不断送往设备时，CPU就可转而执行其他工作了。4.独立于处理器。PCI在CPU和外设间插入一个复杂的管理层，用以协调数据传输，通常称之为桥。桥的主要功能是在两种不同的信号环境之间进行转换，并向系统中所有的主控制器提供一致的总线接口。因此PCI总线可支持多种系列的处理器，并为处理器升级创造了条件。5.至少可提供4种规格，可定义32位/64位以及5V/3.3V电压信号。3.3V电压信号环境的定义为PCI总线进入便携机领域提供了便利。6.采用的多路复用结构数据线和地址线，减少了针脚数。一般而言，32位字长、仅作目标设备的接口只需47条引脚，作为总线控制者的设备接口再加2条引脚，并可有选择地增加信号线扩展功能。支持即插即用功能，能实现自动配置。在PCI器件上包含的寄存器，上面带有配置所需的器件信息，使外设适配器在和系统连接时能自动进行配置，无须人工干预。附图说明为了更清楚地理解本专利技术，现将通过本专利技术实施例，同时参照附图，来描述本专利技术，其中：图1是本专利技术的任意波形发生器硬件结构方框图。图2是本专利技术的缓冲器映射图。图3是本专利技术的仿真效果图。图4是本专利技术的D/A输出仿真图。具体实施方式参阅图1。任意波形发生器主要包括，D/A转换电路、CPU芯片、PCI总线、PCI控制器、桥接电路、可编程逻辑器件CPLD、应用层缓冲区；所述D/A转换-->电路用于数字信号和模拟信号的转换；CPU芯片中包含有应用层软件和驱动程序软件，用于信号仿真，并将仿真数据放入应用层缓冲区；PCI总线是在CPU和原来的系统总线之间插入的一级总线，从结构上看，具体由一个桥接电路实现对这一层的管理，用于实现上下之间的接口以协调数据的传送；PCI控制器，具有多级缓冲，用于管理PCI插槽，使连接在PCI插槽上的外设能够与CPU并行工作；桥接电路，用于在两种不同的信号环境之间进行转换，并向系统中所有的主控制器提供一致的总线接口；可编程逻辑器件CPLD，用于本地时序的调用和数据传输；应用层缓冲区，可以连续地交换数据。数据的传输过程由应用层程序发起，但由PCI桥接口芯片PLX9054执行。PLX9054工作于主模式。在该模式下，软件应用层完全不需要耗费资源便能完成数据的传输。而应用层软件可以在这个过程中进行数据的产生和调配。整个传输过程通过DMA和本文档来自技高网...

【技术保护点】
一种基于ＰＣＩ总线的任意波形发生器，包括：ＰＣＩ总线，不依附于某个具体处理器的局部总线，其特征在于，包括　一个连在电源和地之间的Ｄ／Ａ转换电路；　一个含有应用层软件和驱动程序软件的ＣＰＵ芯片，使用其中的高端数据处理软件进行信号的仿真处理，然后将仿真数据直接放入应用层缓冲区；　一个包含有寄存器的ＰＣＩ器件和插入在ＣＰＵ与系统总线之间的ＰＣＩ总线，是在ＣＰＵ和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送；　一个具有多级缓冲的ＰＣＩ控制器，使ＰＣＩ总线上外设与ＣＰＵ并行工作；　一个连接在ＣＰＵ和外设之间的桥接电路，在两种不同的信号环境之间进行转换，并向系统中所有的主控制器提供一致的总线接口，用于在ＰＣＩ总线和本地ＬＯＣＡＬ总线之间传递信息；　一个与接口芯片连接可编程逻辑器件ＣＰＬＤ，用于本地时序的调用和数据传输；当直接内存访问ＤＭＡ传输开始后，首先对静态存储器ＳＲＡＭ１中数据进行传输，然后通知可编程逻辑器件ＣＰＬＤ，启动地址计数器，将静态存储器ＳＲＡＭ１中的数据送向Ｄ／Ａ，通过数模转换产生模拟信号波形。

【技术特征摘要】
1.一种基于PCI总线的任意波形发生器，包括：PCI总线，不依附于某个具体处理器的局部总线，其特征在于，包括一个连在电源和地之间的D/A转换电路；一个含有应用层软件和驱动程序软件的CPU芯片，使用其中的高端数据处理软件进行信号的仿真处理，然后将仿真数据直接放入应用层缓冲区；一个包含有寄存器的PCI器件和插入在CPU与系统总线之间的PCI总线，是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送；一个具有多级缓冲的PCI控制器，使PCI总线上外设与CPU并行工作；一个连接在CPU和外设之间的桥接电路，在两种不同的信号环境之间进行转换，并向系统中所...

【专利技术属性】
技术研发人员：任晓飞，
申请(专利权)人：成都飞机工业集团电子科技有限公司，
类型：发明
国别省市：90[]