具有双层外延结构的Trench MOS肖特基整流器件及制造方法技术

本发明专利技术提出一种具有双层外延结构的Trench MOS肖特基整流器件及制造方法，其特征在于：带有双层外延结构，其上下两层N型掺杂外延层的掺杂浓度和厚度不同。该方案在保障保证反向电压和反向漏电特性的前提下，实现了正向压降；并通过双层外延结构，由于上层外延浓度低的特点改善了反向偏置下势垒金属附近电场强度；下层外延浓度高可以降低正向导通时提电阻。

【技术实现步骤摘要】
具有双层外延结构的TrenchMOS肖特基整流器件及制造方法
本专利技术属于电子元器件
，尤其涉及一种具有双层外延结构的TrenchMOS肖特基整流器件及制造方法。
技术介绍
肖特基二级管，为了降低自身的能耗，不断追求更的正向压降、提高反向电压和降低反向电流，TrenchMOS肖特基能很多好的解决了反向电压高和反向电流低的特性，但无论正向还是反向都受外延电阻率和厚度的影响，为了保证反向电压和反向漏电特性，正向压降已经没有进行提升空间。
技术实现思路
针对现有技术的缺陷和不足，本专利技术提出一种具有双层外延结构的TrenchMOS肖特基整流器件及制造方法。本专利技术具体采用以下技术方案：一种双层外延结构，应用于制造TrenchMOS肖特基整流器件，其特征在于：上下两层N型掺杂外延层的掺杂浓度和厚度不同。进一步地，所述外延层的掺杂材料为硅。进一步地，位于下方生长于N型衬底上的第一外延层的掺杂浓度低于位于上方的第二外延层。进一步地，所述第一外延层的厚度范围为0.5um-2.0um，电阻率为0.05Ω∙cm-0.3Ω∙cm；所述第二外延层厚度范围为2.0um-5.0um，电阻率0.15Ω∙cm-0.5Ω∙cm。以及，一种具有双层外延结构的TrenchMOS肖特基整流器件，其特征在于：带有双层外延结构，其上下两层N型掺杂外延层的掺杂浓度和厚度不同。进一步地，所述外延层的掺杂材料为硅。进一步地，位于下方生长于N型衬底上的第一外延层的掺杂浓度低于位于上方的第二外延层。进一步地，所述第一外延层的厚度范围为0.5um-2.0um，电阻率为0.05Ω∙cm-0.3Ω∙cm；所述第二外延层厚度范围为2.0um-5.0um，电阻率0.15Ω∙cm-0.5Ω∙cm。进一步地，所述第二外延层上沿横向间隔设置有若干个纵向的沟槽，所述沟槽自第二外延层的上表面向下延伸；每个所述沟槽的底部以及两内侧壁热生长或淀积有绝缘介质；在每个沟槽内淀积有多晶；所述外延层的上方设置有势垒金属层和传导金属层。以及，一种具有双层外延结构的TrenchMOS肖特基整流器件的制造方法，其特征在于，包括以下步骤：步骤S1：在N型衬底上分两次进行外延生长，形成两层不同电阻率和厚度的N型外延层；步骤S2：在第二外延层上沿横向间隔刻蚀形成若干个纵向的沟槽，所述沟槽自外延层的上表面向下延伸；步骤S3：在每个沟槽的底部以及两内侧壁热生长或淀积绝缘介质；步骤S4：在每个沟槽内淀积多晶，并且回刻至外延层上表面；步骤S5：分别在外延层的上表面依次淀积势垒金属和传导金属。与现有技术相比，本专利技术及其优选方案在保障保证反向电压和反向漏电特性的前提下，实现了正向压降；并通过双层外延结构，由于上层外延浓度低的特点改善了反向偏置下势垒金属附近电场强度；下层外延浓度高可以降低正向导通时提电阻。附图说明下面结合附图和具体实施方式对本专利技术进一步详细的说明：图1为本专利技术实施例双层外延结构的TrenchMOS肖特基整流器件的截面示意图；图中：1-衬底；2-第一外延层；3-第二外延层；4-背面金属层；5-正面金属层；6-反向偏压形成的MOS耗尽区；7-肖特基势垒区；8-多晶；9-势垒金属；10-栅氧化层。具体实施方式为让本专利的特征和优点能更明显易懂，下文特举实施例，作详细说明如下：本实施例的要点在于：所用的材料分两次进行外延生长，先生长的N型外延层命名为layer-1，其厚度范围为0.5um-2.0um，电阻率0.05Ω∙cm-0.3Ω∙cm；后生长的N型外延层命名为layer-2，其厚度范围为2.0um-5.0um，电阻率0.15Ω∙cm-0.5Ω∙cm；并在其上面进一步制备TrenchMOS肖特基整流器件。其中，两次外延生长的掺杂浓度和厚度不同。外延层的掺杂材料为硅，优选采用N型多晶硅。在反向电压下，layer-2层上的TrenchMOS管体效应开始工作，加的反向电压越大，阈值电压越大；在加正向电压时，电流通过势垒layer-2layer-1层进行导通，由于layer-1层比layer-2层电阻率低提高了过电流能力，从而降低了大电流下的正向电压。作为进一步的优选方案，位于下方生长于N型衬底上的第一外延层的掺杂浓度低于位于上方的第二外延层。通过双层外延结构，由于layer-2外延浓度低的特点改善了反向偏置下势垒金属附近电场强度；layer-1外延浓度高可以降低正向导通时提电阻。以上器件的制造方法主要包括以下步骤：步骤S1：在N型衬底上分两次进行外延生长，形成两层不同电阻率和厚度的N型外延层；步骤S2：在第二外延层上通过干法刻蚀沿横向间隔刻蚀形成若干个纵向的沟槽，所述沟槽自外延层的上表面向下延伸；步骤S3：在每个沟槽的底部以及两内侧壁热生长或淀积绝缘介质；步骤S4：在每个沟槽内淀积多晶，并且回刻至外延层上表面；步骤S5：分别在外延层的上表面依次淀积势垒金属和传导金属。经过以上步骤的制备，形成了包括：背面金属层4、衬底1、第一外延层2、第二外延层3、正面金属层5、多晶8、势垒金属9、以及栅氧化层10的TrenchMOS肖特基整流器件结构，并在器件中形成了反向偏压形成的MOS耗尽区6和肖特基势垒区7。本专利不局限于上述最佳实施方式，任何人在本专利的启示下都可以得出其它各种形式的具有双层外延结构的TrenchMOS肖特基整流器件及制造方法，凡依本专利技术申请专利范围所做的均等变化与修饰，皆应属本专利的涵盖范围。本文档来自技高网...

【技术保护点】
1.一种双层外延结构，应用于制造Trench MOS肖特基整流器件，其特征在于：上下两层N型掺杂外延层的掺杂浓度和厚度不同。/n

【技术特征摘要】
1.一种双层外延结构，应用于制造TrenchMOS肖特基整流器件，其特征在于：上下两层N型掺杂外延层的掺杂浓度和厚度不同。


2.根据权利要求1所述的双层外延结构，其特征在于：所述外延层的掺杂材料为硅。


3.根据权利要求1所述的双层外延结构，其特征在于：位于下方生长于N型衬底上的第一外延层的掺杂浓度高于位于上方的第二外延层。


4.根据权利要求3所述的双层外延结构，其特征在于：所述第一外延层的厚度范围为0.5um-2.0um，电阻率为0.05Ω∙cm-0.3Ω∙cm；所述第二外延层厚度范围为2.0um-5.0um，电阻率0.15Ω∙cm-0.5Ω∙cm。


5.一种具有双层外延结构的TrenchMOS肖特基整流器件，其特征在于：带有双层外延结构，其上下两层N型掺杂外延层的掺杂浓度和厚度不同。


6.根据权利要求1所述的具有双层外延结构的TrenchMOS肖特基整流器件，其特征在于：所述外延层的掺杂材料为硅。


7.根据权利要求1所述的具有双层外延结构的TrenchMOS肖特基整流器件，其特征在于：位于下方生长于N型衬底上的第一外延层的掺杂浓度低于位于上方的第二外延层。

【专利技术属性】
技术研发人员：高耿辉，田洪光，黄福成，李晓婉，曲艳凯，
申请(专利权)人：厦门吉顺芯微电子有限公司，
类型：发明
国别省市：福建;35