一种复位电路制造技术

本实用新型专利技术公开了一种复位电路，在Ｆｌａｓｈ与ＣＰＵ之间串接一逻辑组合器件，当按下复位按键时，通过逻辑组合器件转换复位信号波形，使ＣＰＵ不能马上开始复位，而开始Ｆｌａｓｈ的复位，直到Ｆｌａｓｈ复位完成，其ＢＵＳＹ信号变高后，ＣＰＵ紧接着开始复位，通过ＲＣ延迟电路延迟一段时间保证ＣＰＵ复位成功。本实用新型专利技术在进行复位操作时，ＣＰＵ不会从Ｆｌａｓｈ里读到错误的指令，引起系统发生错误。适用于ＰＤＡ等信息产品。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
一种复位电路
本技术涉及一种适用于PDA(Personal Digital Assistant个人数字助理)等信息产品的复位电路。
技术介绍
在PDA等信息产品中，不仅需要对CPU进行复位处理，还需要对Flash(闪存)进行复位，以保证系统死机后，执行复位操作能使系统安全稳定的重新激活开机。目前对CPU和Flash进行复位有以下两种方法：当Flash复位完成的时间大于CPU复位完成的时间时，采用如图1所示的方法。但是它会出现下面的问题：CPU已结束复位动作，并开始读取指令，而这时Flash仍在作复位，所以会产生误动作。为此，可采用如图2所示的方法，以保证Flash复位完成稳定后，通过其BUSY信号指示CPU复位的结束。但是，如果CPU的复位不是电平触发复位(即复位的结束是由电平的改变决定)，而是沿触发复位(即复位的结束与电平的改变无关)，在此情况下，用图2所示的方法，通过BUSY信号就不能指示CPU复位的结束。这样又会出现下面的问题：一经按下复位按键，CPU就开始复位，并且经过一段时间后结束复位动作，开始读取指令，而这时Flash仍在作复位，直到复位信号变高。这时会引起系统发生错误。
技术实现思路
本技术要解决的技术问题是提供一种复位电路，在进行复位操作时，CPU不会从Flash里读到错误的指令，引起系统发生错误。-->为解决上述技术问题，本技术一种复位电路，Flash的复位端与地线之间串接一复位按键，在Flash与CPU之间串接一逻辑组合器件，该逻辑组合器件的输出输入逻辑关系为：Y＝(0)·(2)+(I1)·(I2)，所述逻辑组合器件的输入端I0与地线连接，I2与Flash的BUSY信号端连接，在输入端I2与地线之间连接一电阻电容串接的RC延迟电路，RC延迟电路的接点与输入端I1连接，所述逻辑组合器件的输出端Y与CPU的复位端连接，当按下复位按键时，通过逻辑组合器件转换复位信号波形，使CPU不能马上开始复位，而开始Flash的复位，直到Flash复位完成，其BUSY信号变高后，CPU紧接着开始复位，通过RC延迟电路延迟一段时间保证CPU复位成功。由于本专利技术采用一逻辑组合器件和RC延迟电路完成复位信号波形的转换及延迟，不管前面的Flash复位时间多长，只有在Flash的复位结束之后，CPU复位动作才能开始，这样就保证了CPU不会从Flash里读到错误的指令，引起系统发生错误。附图说明图1是现有的复位电路结构图；图2是现有的另一种复位电路结构图；图3是本技术的复位电路原理图；图4是图3所示复位电路的信号波形图。具体实施方式下面结合附图对本技术作进一步详细的说明。如图3所示，本技术的复位电路，复位按键KA1串接在Flash的复位端与地线之间。它还包括一逻辑组合器件LZ，该逻辑组合器件LZ采用快捷-->(FAIRCHILD)公司的微型逻辑电路芯片NC7SZ57，其具有三个数据输入端I0、I1、I2，一个输出端Y。所述逻辑组合器件LZ的输入端I0与地线连接，I2与Flash的BUSY信号端连接，在输入端I2与地线之间连接一电阻电容串接的RC延迟电路，电阻R与电容C的接点与输入端I1连接，所述逻辑组合器件LZ的输出端Y与CPU的复位端连接。逻辑组合器件LZ对Flash的BUSY信号进行转换，使CPU不能马上开始复位。逻辑组合器件LZ的输出输入逻辑关系如下表所示：  输入  输出  I2  I1  I0  Y＝(0)·(2)+(I1)·(I2)  L  L  L  H  L  L  H  L  L  H  L  H  L  H  H  L  H  L  L  L  H  L  H  L  H  H  L  H  H  H  H  H其中，H＝高电平  L＝低电平当按下复位按键KA1后，产生Flash的BUSY信号波形如图4所示，它可以分为三个阶段：T1阶段，I2＝H  I1＝H  I0＝L Y＝H。T2阶段分为两个小阶段T20和T21：T20阶段：I2＝L  I1＝H  I0＝L Y＝H；T21阶段：I2＝L  I1通过RC延迟电路放电变为L  I0＝L Y＝H。T3阶段分为两个小阶段T30和T31：-->T30阶段：I2＝H I1＝L I0＝L Y＝L；T31阶段：I2＝H I1通过RC延迟电路充电变为H I0＝L Y＝H。从上面的说明可以看出，不管前面的Flash复位时间多长，只有在Flash的复位结束之后，后面的CPU复位动作才能开始，这样保证了CPU不会从Flash里读到错误的指令，引起系统发生错误。本文档来自技高网...

【技术保护点】
一种复位电路，Ｆｌａｓｈ的复位端与地线之间串接一复位按键，其特征在于：在Ｆｌａｓｈ与ＣＰＵ之间串接一逻辑组合器件，所述逻辑组合器件的输入端Ｉ↓［０］与地线连接，Ｉ↓［２］与Ｆｌａｓｈ的ＢＵＳＹ信号端连接，在输入端Ｉ↓［２］与地线之间连接一电阻电容串接的ＲＣ延迟电路，ＲＣ延迟电路的接点与输入端Ｉ↓［１］连接，所述逻辑组合器件的输出端Ｙ与ＣＰＵ的复位端连接。

【技术特征摘要】
1、一种复位电路，Flash的复位端与地线之间串接一复位按键，其特征在于：在Flash与CPU之间串接一逻辑组合器件，所述逻辑组合器件的输入端I0与地线连接，I2与Flash的BUSY信号端连接，在输入端I2与地线之...

【专利技术属性】
技术研发人员：汪勉之，何代水，
申请(专利权)人：英华达上海电子有限公司，
类型：实用新型
国别省市：31[中国|上海]