多通道不同权重加减计数器电路制造技术

一种多通道不同权重加减计数器电路，其特征在于，包括依次连接的Ｎ个转换电路（４１）、加法器（４２）、寄存器（４３），所述的Ｎ个转换电路（４１）将输入信号转变成对应的Ｎ个可表示加减的数值信号（３３），所述的输入信号包括需计数的脉冲信号（Ｐ１…ＰＮ），所述的加法器（４２）将Ｎ个数值信号（３３）相加，所述的寄存器（４３）将加法器（４２）输出信号保存并在下一时钟沿作为输出，同时反馈到加法器（４２），与Ｎ路数值信号（３３）相加，并输出信号（４４）。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】
多通道不同权重加减计数器电路
本技术属于多通道加减计数器电路，可以同时对多路脉冲信号进行加减计数功能。技术背景现实应用中常需要对多通道脉冲数进行统计，统计过程中有加有减。现有工业控制场合对多路脉冲统计多为采用微控制器(MCU)计数，MCU通过执行指令，统计出各路脉冲的总和。如图1所示：信号P1为脉冲输入信号，C1为对应的进行加减计数操作的指示信号，C1为‘0’时对输入的脉冲个数累加；C1为‘1’时对脉冲个数进行相减。PN和CN分别为第N个通道的脉冲输入信号和加减判断信号。该装置主要完成归N路通道的脉冲输入信号同时进行加减计数功能，具体每一路信号是加是减，由每一路的控制信号CN来决定。输入信号PN与CN应该具有以下关系：CN明确指示对PN上的脉冲信号该进行如何操作(加或减)，PN发送脉冲时，CN保持高电位或低电位，在脉冲宽度时间内，CN不发生电平转移。MCU一般同时采样输入脉冲信号PN和相应的加减判断信号CN，判断各通道是否有脉冲到达，且对该脉冲是需要累加还是减去。通过编程，完成计数功能。-->MCU的时钟CLK频率应远大于需要采样的N通道输入脉冲频率，根据采样原理，对一路信号采样，采样频率至少为输入信号最高频率的2倍，由于MCU逐步扫描N个通道，MCU的时钟频率应大于输入脉冲频率2N倍。因此通过MCU编程来实现，虽然灵活，但浪费大量资源，成本高，速度受MCU时钟频率的限制。
技术实现思路
本技术所要解决的技术问题是提供一种简单的多路脉冲加减计数器电路，其采用纯逻辑电路实现，可以工作在比MCU更快的时钟下，工作速度更快。为了解决上述技术问题，本技术提供一种N通道加减计数器，其包括依次连接的N个转换电路、加法器、寄存器，所述的N个转换电路将输入信号转变成对应的N个可表示加减的数值信号，所述的输入信号包括需计数的脉冲信号，所述的加法器将N个数值信号相加，所述的寄存器将加法器输出信号保存并在下一时钟沿作为输出，同时反馈到加法器，与N路数值信号相加，并输出信号。本技术具有成本低，实现简单的优点，可以广泛的应用于通讯和计量等领域。附图说明图1为常用多通道加减计数器实现图；图2本技术的N通道加减计数器的电路框图；图3为图2所示的转换电路的具体电路框图；-->图4为通过转换电路的输入信号及输出信号的时序图。图5本技术在三相电能计量领域的一个具体的应用；具体实施方式为了对本技术有更进一步的了解，下面结合附图对本技术进行详细说明。如图2所示：本技术的N通道加减计数器包括：依次连接N个转换电路41、加法器42、寄存器43。脉冲信号P1...PN，控制信号C1...CN，分别一一对应输入给N个转换电路41。脉冲信号P1为脉冲输入信号，控制信号C1为对应的进行加减操作的指示信号，控制信号C1为‘0’时对输入的脉冲个数累加；C1为‘1’时对脉冲个数进行相减。脉冲信号PN和控制信号CN分别为第N个通道的脉冲输入信号和加减判断信号。该装置主要完成归N路通道的脉冲输入信号同时进行加减计数功能，具体每一路信号是加是减，由每一路的控制信号CN来决定。脉冲信号PN与控制信号CN应该具有以下关系：控制信号CN明确指示对脉冲信号PN该进行如何操作(加或减)，脉冲信号PN发送脉冲时，控制信号CN保持高电位或低电位，在脉冲宽度时间内，控制信号CN不发生电平转移。图中N个转换电路41为单通道信号转换模块，主要功能是分别把输入的脉冲信号P1...PN和加减判断控制信号C1...CN-一对应转换，成为与时钟信号CK同步的n位的数值信号33，该数值信号33采用补码形式表现信息，分别对应三个状态，‘1’，-->‘0’，‘-1’。加法器42为一个N+1输入端的加法器，同时对N+1个n位信号进行加法运算，加法后的和被n位寄存器43保存，并在下一个时钟沿作为输出。在作为输出的同时反馈到N+1端加法器42，与当时的N路输入信号相加。这样形成累加计数功能。由于N通道输入到加法器42的信号33为补码表示的三种状态，当输入到加法器42中的信号是补码‘-1’时，加法器42实际进行减法操作，这样由于输入信号33可正可负，实际通过加法器42实现加减计数功能。最终计数器输出的信号44为n位补码表示信号。对于补码的运算，举例：假设输入为6位补码信号，加法器为6位，那么‘000001’代表+1；‘000000’代表0；‘111111’代表‘-1’；1)如果通道1和通道2输入到加法器42的信号33都为‘1’即‘000001’，代表加法计量脉冲个数，而第3到第N通道的信号33都为’0’，代表没有脉冲输入；上个周期输出44信号为‘000001’，代表已计到一个脉冲；那么加法操作获得信号‘000011’即‘3’，实现累加。1)如果通道1输入到加法器42的信号33为‘1’即‘000001’，代表加上一个脉冲个数；通道2输入到加法器的信号33‘111111’代表减去一个脉冲；而第3到第N通道的信号33都为’0’，代表-->没有脉冲输入；上个周期输出信号44为‘000001’，代表已计到一个脉冲；那么经加法器42操作，二进制加法‘000001’+‘111111’+‘000001’＝‘000001’即‘1’。实现减法功能。采用补码的最大好处是方便加减功能。信号CK为时钟信号，为方波信号。时钟脉宽远大于输入脉冲宽度，这样保证能够采样到脉冲信号。信号/CK为信号CK的取反。图3是一个通道的信号转换装置结构。主要功能有：1)是把二个输入信息，脉冲信息P1和加减计数控制信息C1转变成对应的数值信号33。需要加脉冲时输出信号33发送‘1’信号；没有输入脉冲时输出信号33发送‘0’信号；需要减去脉冲个数时，输出信号33发送‘-1’信号(补码表示)。2)输出信号33与信号/CK同步，这样才能保证加法器工作在正确状态。同步电路15对输入脉冲信号P1和时钟信号CK进行同步操作(波形见图4)，只要检测到脉冲信号P1由‘0’变‘1’，表明有一个脉冲信号，就在输出信号23上发送一个宽度为一个CK周期的脉冲，直到下一次再次检测到信号由‘0’变‘1’，再次发送一个宽度为CK周期的脉冲。由于CK频率远大于输入信号频率，输出信号23保证了以下两点：1)输出脉冲个数与输入一样多，不会丢脉冲；2)输出与CK同步。逻辑与门19的输入为加减选择信号C1和信号23。通过与操作后，获得控制信号27，见图5。-->信号31，32为n位固定信号，在这里可以让信号31为‘1’，如果是6位二进制表示就是‘000001’，如果n为10，就是10位二进制‘0000000001’，最低位为1，其余位全为0；同样，信号32为补码表示的‘-1’，如果n为6时，二进制表示为‘111111’，所有n位均为‘1’。对于选择器16，选择信号27为‘0’时输出的信号24选择输入的信号32，当选择信号27为‘1’时输出的信号24选择输入的信号31。同样，选择器17有信号23控制，信号23为‘0’时输出的信号25等于输入的信号26，输出n位0，当信号23为‘1’时输出信号25选择输入的信号24。这样，通过两个选择信号27和信号23的控制，信号24与输入脉冲信号P1和控制信号C1有以下关系：1)当信号P1上来了一个脉冲，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1、一种多通道不同权重加减计数器电路，其特征在于，包括依次连接的N个转换电路(41)、加法器(42)、寄存器(43)，所述的N个转换电路(41)将输入信号转变成对应的N个可表示加减的数值信号(33)，所述的输入信号包括需计数的脉冲信号(P1...PN)，所述的加法器(42)将N个数值信号(33)相加，所述的寄存器(43)将加法器(42)输出信号保存并在下一时钟沿作为输出，同时反馈到加法器(42)，与N路数值信号(33)相加，并输出信号(44)。2、根据权利要求1所述的多通道不同权重加减计数器电路，其特征在于，所述的输入信号还包括：控制信号(C1...CN)，N位的固定信号(31、32)，时钟信号(CK、/CK)，输入信号(26)，上述输入信号分别一一对应输入给N个...

【专利技术属性】
技术研发人员：韩明，黄飞，
申请(专利权)人：上海贝岭股份有限公司，
类型：实用新型
国别省市：