本实用新型专利技术涉及高清视频信号处理领域。本实用新型专利技术公开了一种高清视频叠加字符的装置，包括行场同步信号分离电路、第一放大电路、视频字符叠加电路、控制电路和视频放大电路，行场同步信号分离电路的输入端接高清复合视频信号，行场同步信号分离电路的输出端接视频字符叠加电路的输入端，第一放大电路的输入端接高清复合视频信号，第一放大电路的输出端接视频字符叠加电路的输入端，控制电路的输出端接视频字符叠加电路的输入端，用于输出需要叠加的字符及叠加位置指令给视频字符叠加电路，视频字符叠加电路的输出端接视频放大电路。本实用新型专利技术实现了高清视频信号叠加字符，且硬件成本低，易于实现，可改造移植性强。
【技术实现步骤摘要】
一种高清视频叠加字符的装置
本技术属于高清视频信号处理领域，具体地涉及一种高清视频叠加字符的装置。
技术介绍
视频字符叠加(OSD)就是将图片和文字信息叠加到视频信号中，如电视台的LOGO、电影的字幕、电视机的菜单等，都是通过视频叠加的形式显示在视频图像中的。普清视频(cvbs)的视频字符叠加(OSD)较为常见，其视频字符叠加装置也很多，但是现在普清视频逐渐无法满足人们对视频清晰度的日常需求，逐渐被高清视频取代掉，现有的高清视频叠加字符都是采用ISP(图像信号处理)解码处理视频进行合成，不仅硬件成本昂贵，软件复杂，且后续改造也极为不便。
技术实现思路
本技术的目的在于提供一种高清视频叠加字符的装置用以解决上述存在的技术问题。为实现上述目的，本技术采用的技术方案为：一种高清视频叠加字符的装置，包括行场同步信号分离电路、第一放大电路、视频字符叠加电路、控制电路和视频放大电路，行场同步信号分离电路的输入端接高清复合视频信号，行场同步信号分离电路的输出端接视频字符叠加电路的输入端，第一放大电路的输入端接高清复合视频信号，第一放大电路的输出端接视频字符叠加电路的输入端，控制电路的输出端接视频字符叠加电路的输入端，用于输出需要叠加的字符及叠加位置指令给视频字符叠加电路，视频字符叠加电路的输出端接视频放大电路，视频放大电路的输出端用于接显示器。进一步的，还包括电源电路，电源电路为该高清视频叠加字符的装置供电。更进一步的，所述电源电路为12V转5V电源电路。进一步的，所述行场同步信号分离电路采用型号为MS7218的视频同步分离芯片U2来实现。进一步的，所述视频字符叠加电路采用型号为MS6459的视频字符叠加芯片U5来实现。进一步的，所述第一放大电路采用三极管构成。进一步的，还包括第二放大电路，行场同步信号分离电路的行同步信号输出端通过第二放大电路接视频字符叠加电路的输入端。更进一步的，所述第二放大电路采用NPN三极管构成。进一步的，所述控制电路由MCU处理器U7及其外围电路构成。本技术的有益技术效果：本技术实现了高清复合视频信号叠加字符，无需将模拟高清复合视频信号转化数字信号再处理，降低硬件成本，无需复杂软件，应用简单方便，可改造移植性强。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术具体实施例的结构框图；图2为本技术具体实施例的电源电路的电路图；图3为本技术具体实施例的行场同步信号分离电路和第二放大电路的电路图；图4为本技术具体实施例的视频字符叠加电路和第一放大电路的电路图；图5为本技术具体实施例的视频放大电路的电路图；图6为本技术具体实施例的控制电路的电路图。具体实施方式为进一步说明各实施例，本技术提供有附图。这些附图为本技术揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本技术的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。现结合附图和具体实施方式对本技术进一步说明。如图1所示，一种高清视频叠加字符的装置，包括行场同步信号分离电路1、第一放大电路4、视频字符叠加电路2、控制电路5和视频放大电路3，行场同步信号分离电路1的输入端接输入的高清复合视频信号7，行场同步信号分离电路1的输出端(包括行同步信号信号输出端和场同步信号输出端)接视频字符叠加电路2的输入端，第一放大电路4的输入端接输入的高清复合视频信号7，对输入的高清复合视频信号7进行放大，第一放大电路4的输出端接视频字符叠加电路2的输入端，控制电路5的输出端接视频字符叠加电路2的输入端，用于输出需要叠加的字符及叠加位置指令给视频字符叠加电路2，视频字符叠加电路2的输出端接视频放大电路3，视频放大电路3的输出端用于接显示器6。本具体实施例中，所述行场同步信号分离电路1采用型号为MS7218的视频同步分离芯片U2来实现，视频同步分离芯片U2的输入端VIN接高清复合视频信号VIDEOIN，视频同步分离芯片U2的行同步信号输出端SYNCO输出行同步信号，视频同步分离芯片U2的场同步信号输出端VDO输出场同步信号VSYO，更具体电路连接请详见图3，此不再细说，但并不以此为限，在其它实施例中，也可以采用其它适用于高清复合视频信号的视频同步分离芯片来实现。本具体实施例中，所述视频字符叠加电路2采用型号为MS6459的视频字符叠加芯片U5来实现，具体电路连接结构请详见图4，此不再细说。当然，在其它实施例中，视频字符叠加电路2也可以采用现有的其它视频字符叠加芯片来实现。本具体实施例中，所述第一放大电路4采用三极管构成，电路结构简单，成本低，具体的，第一放大电路4包括NPN三极管Q2和Q3，NPN三极管Q3的基极串联电容C16接高清复合视频信号VIDEOIN和NPN三极管Q2的发射极，NPN三极管Q3的发射极串联电阻R17接地，同时作为第一放大电路4的输出端接视频字符叠加电路2的输入端，NPN三极管Q2和Q3的集电极接5V电源，NPN三极管Q2的发射极串联电阻R16接地，NPN三极管Q2的基极串联电阻R10接NPN三极管Q2的集电极，NPN三极管Q2的基极串联电阻R15接地。当然，在其它实施例中，第一放大电路4也可以采用现有的其它放大电路来实现。本具体实施例中，还包括第二放大电路8，行场同步信号分离电路1的行同步信号输出端通过第二放大电路8接视频字符叠加电路2的输入端，以对行同步信号进行放大，提高抗干扰能力。具体的，本实施例中，第二放大电路8采用NPN三极管Q1构成，具体电路连接请详见图3，此不再细说。采用该第二放大电路8，电路结构简单，易于实现，成本低，但并不限于此。本具体实施例中，所述控制电路5由MCU处理器U7及其外围电路构成，具体电路结构请详见图6，电路结构简单，体积小，易于实现。但并不限于此，在其它实施例中，控制电路5也可以采用现有的其它控制电路来实现。本具体实施例中，视频放大电路3采用视频放大芯片U3来实现，具体电路结构如图5所示，但并不以此为限。本具体实施例中，还包括电源电路9，电源电路9为该高清视频叠加字符的装置供电。具体的，本实施例中，电源电路为12V转5V电源电路，具体电路如图2所示，当然，在其它实施例中，电源电路9也可以采用现有的其它电源电路来实现。高清复合视频信号VIDEOIN通过视频同步分离芯片U2分离出复合视频的行同步信号和场同步信号，行同步信号通过NPN三极管Q1放大后，与场同步信号输出给视本文档来自技高网...
【技术保护点】
1.一种高清视频叠加字符的装置，其特征在于：包括行场同步信号分离电路、第一放大电路、视频字符叠加电路、控制电路和视频放大电路，行场同步信号分离电路的输入端接高清复合视频信号，行场同步信号分离电路的输出端接视频字符叠加电路的输入端，第一放大电路的输入端接高清复合视频信号，第一放大电路的输出端接视频字符叠加电路的输入端，控制电路的输出端接视频字符叠加电路的输入端，用于输出需要叠加的字符及叠加位置指令给视频字符叠加电路，视频字符叠加电路的输出端接视频放大电路，视频放大电路的输出端用于接显示器。/n
【技术特征摘要】
1.一种高清视频叠加字符的装置，其特征在于：包括行场同步信号分离电路、第一放大电路、视频字符叠加电路、控制电路和视频放大电路，行场同步信号分离电路的输入端接高清复合视频信号，行场同步信号分离电路的输出端接视频字符叠加电路的输入端，第一放大电路的输入端接高清复合视频信号，第一放大电路的输出端接视频字符叠加电路的输入端，控制电路的输出端接视频字符叠加电路的输入端，用于输出需要叠加的字符及叠加位置指令给视频字符叠加电路，视频字符叠加电路的输出端接视频放大电路，视频放大电路的输出端用于接显示器。
2.根据权利要求1所述的高清视频叠加字符的装置，其特征在于：还包括电源电路，电源电路为该高清视频叠加字符的装置供电。
3.根据权利要求2所述的高清视频叠加字符的装置，其特征在于：所述电源电路为12V转5V电源电路。
4.根据权利要求1所述的高清视频叠加...
【专利技术属性】
技术研发人员：占学才，杨建友，赖光聪，
申请(专利权)人：厦门海菱科技股份有限公司，
类型：新型
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。