时钟发生电路、时钟发生器及通信总线系统技术方案

本实用新型专利技术属于时钟发生器技术领域，公开了一种时钟发生电路、时钟发生器及通信总线系统，该时钟发生电路包括低速时钟模块、高速时钟模块、时钟监控模块、低速备用时钟模块及高速备用时钟模块，时钟监控模块接收低速时钟模块的低速时钟电信号并判断低速时钟模块是否中断，在低速时钟模块中断时，将系统时钟源切换至低速备用时钟模块；时钟监控模块接收高速时钟模块的高速时钟电信号并判断高速时钟模块是否中断，在高速时钟模块中断时，将系统时钟源切换至高速备用时钟模块。本实用新型专利技术中，通过设置不同类型的时钟模块提供多种时钟方式，由时钟监控模块来监控两个不同类型的时钟模块时钟源的状况，而且有独立的使能和中断控制设置。

【技术实现步骤摘要】
时钟发生电路、时钟发生器及通信总线系统
本技术涉及时钟发生器
，尤其涉及一种时钟发生电路、时钟发生器及通信总线系统。
技术介绍
时钟发生器是用来产生时钟信号的器件。常用于数字产品中，产品中所有的组件将随着所产生的时钟信号来同步进行运算动作。数字产品必须有时钟的控制，才能精确处理数字信号。若时钟不稳定，轻则造成数字信号传送上的失误，重则导致数字设备无法正常运作。目前振荡时钟发生器，用来控制不同频率时钟的编程控制器，定时记数器，用来控制不同频率时钟的编程控制器输出的控制信号，编程控制信号直接连接到振荡时钟发生器来控制相对应的振荡时钟发生器的频率，振荡时钟信号是由振荡时钟发生器产生，振荡时钟信号输出到外面给芯片的不同部分用，振荡时钟信号连接到定时记数器的时钟输入端，来调节定时记数器的记数多少。时钟发生器只能依靠外部时钟源进行时钟控制，并且时钟信号单一，稳定性较低。上述内容仅用于辅助理解本技术的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
本技术的主要目的在于提出一种时钟发生电路、时钟发生器及通信总线系统，旨在解决现有时钟发生器只能依靠外部时钟源进行时钟控制，并且时钟信号单一稳定性较低的技术问题。为实现上述目的，本技术提出一种时钟发生电路，所述时钟发生电路包括：低速时钟模块、高速时钟模块、时钟监控模块、低速备用时钟模块以及高速备用时钟模块，所述时钟监控模块分别与所述低速时钟模块和所述高速时钟模块连接，所述时钟监控模块分别与所述低速备用时钟模块、所述高速备用时钟模块以及系统时钟源连接；其中，所述时钟监控模块，用于接收所述低速时钟模块的低速时钟电信号，并根据所述低速时钟电信号判断所述低速时钟模块是否中断；所述时钟监控模块，还用于在所述低速时钟模块中断时，将所述系统时钟源切换至低速备用时钟模块；所述时钟监控模块，还用于接收所述高速时钟模块的高速时钟电信号，并根据所述高速时钟电信号判断所述高速时钟模块是否中断；所述时钟监控模块，还用于在所述高速时钟模块中断时，将所述系统时钟源切换至高速备用时钟模块。可选地，所述时钟监控模块包括：低速时钟监控模块和高速时钟监控模块；其中，所述低速时钟监控模块分别与所述低速时钟模块及所述低速备用时钟模块连接；所述高速时钟监控模块分别与所述高速时钟模块及所述高速备用时钟模块连接。可选地，所述低速时钟模块包括：第一电容、第二电容、第一晶振以及第一振荡器；其中，所述第一电容的第一端与所述第一晶振的第一端连接，所述第一晶振的第一端与所述第一振荡器的第一输入端连接，所述第二电容的第一端与所述第一晶振的第二端连接，所述第一晶振的第二端与所述第一振荡器的第二输入端连接，所述第一电容的第二端与所述第二电容的第二端连接，所述第二电容的第二端接地，所述第一振荡器的输出端与所述时钟监控模块连接。可选地，所述高速时钟模块包括：第三电容、第四电容、第二晶振以及第二振荡器；其中，所述第三电容的第一端与所述第二晶振的第一端连接，所述第二晶振的第一端与所述第二振荡器的第一输入端连接，所述第四电容的第一端与所述第二晶振的第二端连接，所述第二晶振的第二端与所述第二振荡器的第二输入端连接，所述第三电容的第二端与所述第四电容的第二端连接，所述第四电容的第二端接地，所述第二振荡器的输出端与所述时钟监控模块连接。可选地，所述高速时钟模块还包括：加法器以及锁相环模块；其中，所述加法器的第一输入端与所述第二振荡器的输出端连接，所述加法器的输出端与所述锁相环模块的输入端连接，所述锁相环模块的输出端与所述时钟监控模块连接。可选地，所述低速备用时钟模块包括第三振荡器以及时钟转换单元；其中，所述第三振荡器的输入端与控制器的信号端连接，所述第三振荡器的输出端与所述时钟转换单元的输入端连接，所述时钟转换单元的输出端与所述加法器的第二输入端连接，所述第三振荡器的输出端与所述时钟监控模块连接。可选地，所述高速备用时钟模块包括第四振荡器；其中，所述第四振荡器的输入端与控制器的信号端连接，所述第四振荡器的输出端与所述时钟监控模块连接。可选地，所述时钟发生电路还包括：频率分频器，所述频率分频器与所述时钟监控模块连接；其中，所述频率分频器，用于控制所述时钟发生电路的功耗。为实现上述目的，本技术还提出一种时钟发生器，所述时钟发生器包括如上文所述的时钟发生电路。为实现上述目的，本技术还提出一种通信总线系统，所述通信总线系统包括如上文所述的时钟发生器本技术技术方案提出一种时钟发生电路，所述时钟发生电路包括：低速时钟模块、高速时钟模块、时钟监控模块、低速备用时钟模块以及高速备用时钟模块，所述时钟监控模块分别与所述低速时钟模块和所述高速时钟模块连接，所述时钟监控模块分别与所述低速备用时钟模块、所述高速备用时钟模块以及系统时钟源连接；其中，所述时钟监控模块，用于接收所述低速时钟模块的低速时钟电信号，并根据所述低速时钟电信号判断所述低速时钟模块是否中断；所述时钟监控模块，还用于在所述低速时钟模块中断时，将所述系统时钟源切换至低速备用时钟模块；所述时钟监控模块，还用于接收所述高速时钟模块的高速时钟电信号，并根据所述高速时钟电信号判断所述高速时钟模块是否中断；所述时钟监控模块，还用于在所述高速时钟模块中断时，将所述系统时钟源切换至高速备用时钟模块。本技术中，通过设置不同类型的时钟模块提供多种时钟方式，由时钟监控模块来监控两个不同类型的时钟模块时钟源的状况，而且有独立的使能和中断控制设置。解决了现有时钟发生器只能依靠外部时钟源进行时钟控制，并且时钟信号单一稳定性较低的技术问题。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为本技术时钟发生电路一实施例的功能模块图；图2为本技术时钟发生电路一实施例的电路结构示意图。附图标号说明：标号名称标号名称100低速时钟模块X1～X2第一晶振至第二晶振200高速时钟模块101第一振荡器300时钟监控模块201第二振荡器400低速备用时钟模块202加法器500高速备用时钟模块203锁相环模块301低速时钟监控模块401第三振荡器302高速时钟监控模块402时钟转换单元C1～C4<本文档来自技高网...

【技术保护点】
1.一种时钟发生电路，其特征在于，所述时钟发生电路包括：低速时钟模块、高速时钟模块、时钟监控模块、低速备用时钟模块以及高速备用时钟模块，所述时钟监控模块分别与所述低速时钟模块和所述高速时钟模块连接，所述时钟监控模块分别与所述低速备用时钟模块、所述高速备用时钟模块以及系统时钟源连接；其中，/n所述时钟监控模块，用于接收所述低速时钟模块的低速时钟电信号，并根据所述低速时钟电信号判断所述低速时钟模块是否中断；/n所述时钟监控模块，还用于在所述低速时钟模块中断时，将所述系统时钟源切换至低速备用时钟模块；/n所述时钟监控模块，还用于接收所述高速时钟模块的高速时钟电信号，并根据所述高速时钟电信号判断所述高速时钟模块是否中断；/n所述时钟监控模块，还用于在所述高速时钟模块中断时，将所述系统时钟源切换至高速备用时钟模块。/n

【技术特征摘要】
1.一种时钟发生电路，其特征在于，所述时钟发生电路包括：低速时钟模块、高速时钟模块、时钟监控模块、低速备用时钟模块以及高速备用时钟模块，所述时钟监控模块分别与所述低速时钟模块和所述高速时钟模块连接，所述时钟监控模块分别与所述低速备用时钟模块、所述高速备用时钟模块以及系统时钟源连接；其中，
所述时钟监控模块，用于接收所述低速时钟模块的低速时钟电信号，并根据所述低速时钟电信号判断所述低速时钟模块是否中断；
所述时钟监控模块，还用于在所述低速时钟模块中断时，将所述系统时钟源切换至低速备用时钟模块；
所述时钟监控模块，还用于接收所述高速时钟模块的高速时钟电信号，并根据所述高速时钟电信号判断所述高速时钟模块是否中断；
所述时钟监控模块，还用于在所述高速时钟模块中断时，将所述系统时钟源切换至高速备用时钟模块。


2.如权利要求1所述的时钟发生电路，其特征在于，所述时钟监控模块包括：低速时钟监控模块和高速时钟监控模块；
其中，所述低速时钟监控模块分别与所述低速时钟模块及所述低速备用时钟模块连接；所述高速时钟监控模块分别与所述高速时钟模块及所述高速备用时钟模块连接。


3.如权利要求1所述的时钟发生电路，其特征在于，所述低速时钟模块包括：第一电容、第二电容、第一晶振以及第一振荡器；
其中，所述第一电容的第一端与所述第一晶振的第一端连接，所述第一晶振的第一端与所述第一振荡器的第一输入端连接，所述第二电容的第一端与所述第一晶振的第二端连接，所述第一晶振的第二端与所述第一振荡器的第二输入端连接，所述第一电容的第二端与所述第二电容的第二端连接，所述第二电容的第二端接地，所述第一振荡器的输出端与所述时钟监控模块连接。


4.如权利要求1所述的时钟发生电路，其特征在于，所述高速时钟模块包括：第三电容、第四电容、第二晶振以及第...

【专利技术属性】
技术研发人员：高有平，
申请(专利权)人：深圳市圣诺科技有限公司，
类型：新型
国别省市：广东;44