一种存内计算单元、阵列及装置制造方法及图纸

本发明专利技术涉及一种存内计算单元、阵列及装置，存内计算单元包括静态随机存取存储器和计算电路，管T8和管T9构成传输门，管T7的栅极、管T7的源极和反相器的输入共点连接并用于连接输入信号，反相器的输出连接管T10的栅极，管T10的源极接地，管T7的漏极和管T10的漏极均连接传输门的输入，管T8的栅极连接静态随机存取存储器的权重存储点Q，管T9的栅极连接静态随机存取存储器的权重存储点QB，传输门的输出与耦合电容的第一端连接，耦合电容的第二端用于输出计算电路的输出信号；权重存储点QB和权重存储点Q用于存储权重值，计算电路用于输入信号与权重值的乘累加计算。本发明专利技术提高了运算效率。

【技术实现步骤摘要】
一种存内计算单元、阵列及装置
本专利技术涉及存内计算
，特别是涉及一种存内计算单元、阵列及装置。
技术介绍
深度神经网络（DNNs）和卷积神经网络（CNNs）在大规模识别任务中的精度得到了前所未有的提高。为了解决算法复杂度和内存访问限制的问题，在最近的算法中，权重和神经元激活被二进制化为+1或者−1，使得权重和输入激活之间的乘法成为XNOR运算，XNOR运算的累积成为这些XNOR结果的比特数。传统单bit输入乘单bit权重的计算方式效率较低，计算吞吐量没有相对优势；在计算过程中，传统计算方式会存在输入与为0权重相乘的无效计算。
技术实现思路
本专利技术的目的是提供一种存内计算单元、阵列及装置，提高了计算效率。为实现上述目的，本专利技术提供了如下方案：一种存内计算单元，包括静态随机存取存储器和计算电路，所述计算电路包括管T7、管T8、管T9、管T10、反相器和耦合电容；所述管T8和所述管T9构成传输门，所述管T7的栅极和源极相连形成二极管，管T7的栅极和所述反相器的输入共点连接并用于连接输本文档来自技高网...

【技术保护点】
1.一种存内计算单元，其特征在于，包括静态随机存取存储器和计算电路，所述计算电路包括管T7、管T8、管T9、管T10、反相器和耦合电容；/n所述管T8和所述管T9构成传输门，所述管T7的栅极和源极相连形成二极管，管T7的栅极和所述反相器的输入共点连接并用于连接输入信号，所述反相器的输出连接所述管T10的栅极，所述管T10的源极接地，所述管T7的漏极和所述管T10的漏极均连接所述传输门的输入，所述管T8的栅极连接所述静态随机存取存储器的权重存储点Q，所述管T9的栅极连接所述静态随机存取存储器的权重存储点QB，所述传输门的输出与所述耦合电容的第一端连接，所述耦合电容的第二端用于输出所述计算电路的输...

【技术特征摘要】
1.一种存内计算单元，其特征在于，包括静态随机存取存储器和计算电路，所述计算电路包括管T7、管T8、管T9、管T10、反相器和耦合电容；
所述管T8和所述管T9构成传输门，所述管T7的栅极和源极相连形成二极管，管T7的栅极和所述反相器的输入共点连接并用于连接输入信号，所述反相器的输出连接所述管T10的栅极，所述管T10的源极接地，所述管T7的漏极和所述管T10的漏极均连接所述传输门的输入，所述管T8的栅极连接所述静态随机存取存储器的权重存储点Q，所述管T9的栅极连接所述静态随机存取存储器的权重存储点QB，所述传输门的输出与所述耦合电容的第一端连接，所述耦合电容的第二端用于输出所述计算电路的输出信号；
权重存储点QB和权重存储点Q用于存储权重值，所述计算电路用于所述输入信号与权重值的乘累加计算。


2.根据权利要求1所述的存内计算单元，其特征在于，所述管T7、所述管T8和管T10为NMOS管，所述管T9为PMOS管。


3.根据权利要求1所述的存内计算单元，其特征在于，所述静态随机存取存储器为6T静态随机存取存储器，所述6T静态随机存取存储器包括管T1、管T2、管T3、管T4、管T5、管T6、位线、位线反和字线；
所述管T1的源极和所述管T2的源极均连接电源VDD，所述管T1的栅极分别与所述管T2的漏极、所述管T3的栅极、所述管T4的漏极、所述管T6的源极、所述管T10的栅极和所述管T8的栅极连接，所述管T2的栅极分别与所述管T1的漏极、所述管T3的漏极、所述管T4的栅极、所述管T5的源极、所述管T9的栅极和所述管T7的栅极连接，所述管T3的源...

【专利技术属性】
技术研发人员：乔树山，史万武，尚德龙，周玉梅，
申请(专利权)人：中科院微电子研究所南京智能技术研究院，
类型：发明
国别省市：江苏;32