一种双端口SRAM存储单元及其版图结构制造技术

一种双端口SRAM存储单元，包括第一至第四NMOS；第一、第二NMOS的栅极与第三、第四NMOS的漏极共同连接字线；第一NMOS的源极连接第一位线；第三NMOS的源极连接第四位线；第二NMOS的源极连接第三位线；第四NMOS的源极连接第二位线；设有输入节点Q和输出节点Qb的锁存器；第一NMOS的漏极、第三NMOS的栅极共同连接至锁存器的输入节点Q；第二NMOS的漏极、第四NMOS的栅极共同连接至锁存器的输出节点Qb。本发明专利技术在不改变传统SRAM单元长宽尺寸的情况下，通过八颗晶体管的再排布，显著改善双端口SRAM存储单元的对称性，有效提高读写速度以及读干扰窗口，而且与传统工艺兼容。由于双端口SRAM广泛应用于CPU一级高速缓冲器，对于其速度要求更高，所以本发明专利技术具有其现实意义。

【技术实现步骤摘要】
一种双端口SRAM存储单元及其版图结构
本专利技术涉及电路设计领域，特别是涉及一种双端口SRAM存储单元及其版图结构。
技术介绍
随着计算机运行速度加快，对于CPU的频率要求越来越高。双端口SRAM作为CPU的一级高速缓冲器，其读写速度是很重要的参数，直接影响到CPU的实际运行速度。目前工业界普遍应用的双端口SRAM版图设计如图1所示，有两个PMOS(PU1和PU2)、两个NMOS(PD1和PD2)以及四个NMOS(PG1-A、PG1-B、PG2-A、PG2-B)组成，存在两个字线WL1和WL2以及两组位线BL1、BL2和BLB1、BLB2，可以实现同时读的功能，在PG1-B(或PG2-A)与反相器的输出之间有R-gate串联电阻，由于此串联电阻的存在，导致双端口sram从物理结构上就是不对称的，具有天生的缺陷，读“0”和读“1”的速度是不同的。例如，当节点Q＝”0”,Qb＝”1”，BL1端的读电流Iread是通过PG1-A以及PD1到达Vss，而对于BLB2端的读电流Iread是通过PG1-B、R-Gate、PD2栅极、PU2本文档来自技高网...

【技术保护点】
1.一种双端口SRAM存储单元，其特征在于，至少包括：/n第一至第四NMOS；所述第一、第二NMOS的栅极与所述第三、第四NMOS的漏极共同连接字线；所述第一NMOS的源极连接第一位线；所述第三NMOS的源极连接第四位线；所述第二NMOS的源极连接第三位线；所述第四NMOS的源极连接第二位线；/n设有输入节点Q和输出节点Qb的锁存器；所述第一NMOS的漏极、第三NMOS的栅极共同连接至所述锁存器的输入节点Q；所述第二NMOS的漏极、第四NMOS的栅极共同连接至所述锁存器的输出节点Qb。/n

【技术特征摘要】
1.一种双端口SRAM存储单元，其特征在于，至少包括：
第一至第四NMOS；所述第一、第二NMOS的栅极与所述第三、第四NMOS的漏极共同连接字线；所述第一NMOS的源极连接第一位线；所述第三NMOS的源极连接第四位线；所述第二NMOS的源极连接第三位线；所述第四NMOS的源极连接第二位线；
设有输入节点Q和输出节点Qb的锁存器；所述第一NMOS的漏极、第三NMOS的栅极共同连接至所述锁存器的输入节点Q；所述第二NMOS的漏极、第四NMOS的栅极共同连接至所述锁存器的输出节点Qb。


2.根据权利要求1所述的双端口SRAM存储单元，其特征在于：所述锁存器包括第一、第二上拉管和第一、第二下拉管；其中所述第一上拉管的漏极、第一下拉管的漏极与所述第二上拉管的栅极、第二下拉管的栅极相互连接，节点作为所述锁存器的所述输入节点Q；所述第一上拉管的栅极、所述第一下拉管的栅极与所述第二上拉管的漏极、第二下拉管的漏极相互连接，节点作为所述锁存器的所述输出节点Qb；所述第一、第二上拉管的源极共同连接电源电压Vdd；所述第一下拉管的源极、第二下拉管的源极接地。


3.根据权利要求2所述的双端口SRAM存储单元，其特征在于：所述第一、第二上拉管为PMOS；所述第一、第二下拉管为NMOS。


4.根据权利要求3所述的双端口SRAM存储单元，其特征在于：所述双端口SRAM存储单元在读操作下，所述字线、第一位线、第三位线共同连接所述电源电压Vdd；所述第二位线和第四位线接地。


5.根据权利要求3所述的双端口SRAM存储单元，其特征在于：所述双端口SRAM存储单元在写操作下，所述字线、所述第一位线、所述第四位线以及所述第二位线连接所述电源电压Vdd；所述第三位线接地。


6.根据权利要求3所述的双端口SRAM存储单元，其特征在于：所述双端口SRAM存储单元在写操作下，所述字线、所述第三位线、所述第四位线以及所述第二位线连接所述电源电压Vdd；所述第一位线接地。


7.根据权利要求3所述的双端口SRAM存储单元，其特征在于：所述双端口存储单元在休眠模式下，所述字线、所述第四位线、所述第二位线接地；所述第一位线、所述第三位线连接所述电源电压Vdd。


8.一种双端口SRAM存储单元的版图结构，其特征在于，至少包括：
结构相同的第一、第二版图单元；所述第一、第二版图单元分别包括：有源区图层；所述有源区图层包含从左至右依次间隔排布的第一至第三有源区图形；覆盖在所述有源区图层上的多晶硅图层，所述多晶硅图层包含横跨于所述第一、第二有源...

【专利技术属性】
技术研发人员：周晓君，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31