求乘数和被乘数之积的方法、系统、装置和乘法器制造方法及图纸

用于生成表示求乘数与被乘数之积的逻辑电路的信息的逻辑电路自动设计方法，相应于乘数的各位判断乘数是变数还是常数，当乘数为常数时，判断乘数的该位值是否为１，限于乘数的该位值为１的情况生成将表示被乘数的信号作为部分积而输出的电路，将表示被乘数的信号移１位后重新将其设定为表示被乘数的信号。通过相应于乘数的所有位反复进行上述处理，生成求与乘数的各位对应的部分积的电路。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及逻辑电路的自动设计方法，特别是乘法器的或包含乘法器的逻辑电路的自动设计方法、系统及其装置和乘法器。以往，将数字数据进行乘法运算的乘法器，除作为单一的LSI使用外，多数还以将数字信号处理器(DSPdigital signal processor)等包含在LSI内的形式进行使用。在这种乘法器中，随着乘法位的增大以及用途的多样化等，要求进一步高速化和减小电路规模及芯片面积，于是人们提出了适用各种乘法运算方法的电路方式。例如，《日经エレクトロニクス》杂志(1978年5月29日号76页-89页)发表了最高速乘法运算方法之一的采用2位通道记录方式的乘法运算方法。该乘法运算方法试图利用如下算法实现乘法运算的高速比等。例如，将m位的乘数Y和n位的被乘数X进行乘法运算时，利用2的补码，乘数Y可以表示为如下(1)式，Y=-ys·2m-1+Σi=1m-1(yi·2i-1)]]>=Σi=0q-1{(y2i+y2i+1-2y2i+2)·22i}---(1)]]&本文档来自技高网...

【技术保护点】
用于生成表示求乘数与被乘数之积的逻辑电路的信息的逻辑电路自动设计方法，对应于乘数的各位，具有如下处理： （ａ）判断乘数为变量还是常数； （ｂ）当乘数为变量时，根据该乘数位的值从表示被乘数的信号和表示０的信号中选择一种信号，并且生成表示将选择的信号作为部分积而输出的电路的信息； （ｃ）当乘数为常数时，判断乘数的该位值是否为１； （ｄ）当乘数的该位值为１时，生成表示把代表被乘数的信号作为部分积而输出的电路的信息； （ｅ）进行完（ａ）－（ｄ）的处理之后，生成表示把代表被乘数的信号移１位的移位电路的信息，并且将该移位电路的输出信号重新设定为表示在（ａ）－（ｄ）的处理中使用...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西山保，津幡真太郎，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]