微处理器旗标设定电路制造技术

一种微处理器旗标设定电路，藉由系统开机信号、外部重置信号及微处理器内的看门狗计时器溢位脉冲信号等，以设定暂停模式旗标及看门狗计时器溢位旗标，其中看门狗计时器溢位旗标的设定电路包括一重置信号产生电路、一看门狗计时器、一清除信号产生电路、一旗标清除电路、一暂存电路；暂停模式旗标的设定电路包括一暂停模式判别电路、一旗标清除电路、一暂存电路，藉由暂停模式旗标及看门狗计时器溢位旗标，可以判断系统硬件的运作状态。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种微处理器旗标的设定装置，特别是一种在微处理器内设定一暂仃模式旗标及看门狗计时器溢位旗标的电路，藉以判断系统硬件运作状态及进行适当处理。传统微处理器(Microprocessor)内部所使用的旗标(flag)通常有Z(零旗标)、C(进位旗标)、AC(辅助进位旗标)、OV(溢位旗标)，这些旗标的设置是提供给微处理器在执行软件运算时的辅助判断，例如该Z旗标是在微处理器内的运算结果为零时，在一旗标寄存器中设定一旗标，以表示其运算结果，而该进位旗标C是在微处理器内进行加法运算时，当产生进位时，以该进位旗标予以表示。但是对于微处理器内部的硬件状态，迄今仍无一有效方式以辅助使用者做硬件状态判断，使得使用者对系统的某些状态无法做正确判断。例如微处理器内部的看门狗计时器溢位时的系统状态或系统重置前的状态等等，并无有效方式予以检测，提供给使用者运用。因此，本专利技术的主要目的在于提供一种微处理器旗标的设定装置，以旗标设定方式随时反应系统硬件状态。本专利技术的另一目的是提供一种微处理器的旗标设定装置，藉由检测微处理器内部的信号状态而设定旗标，以进一步提供给使用者以软件询问方式做硬件状态的判断及利用。本专利技术的另一目的是提供一种旗标的设定装置，藉由一看门狗计时器溢位旗标及一个暂仃模式旗标，以判断出系统重置的原因以及在什么状态下发生系统重置。藉由本专利技术所设定的看门狗计时器溢位旗标及暂仃模式旗标，可供使用者判断系统是因为何种原因(看门狗计时器溢位重置或外部重置信号的输入)发生重置或是在什么状态下发生系统重置(在正常操作下或在暂仃模式下)。由于本专利技术的看门狗计时器溢位旗标及暂仃模式旗标的加入，使得一微处理器系统使用者能够藉此二旗标来判断系统硬件运作状态，并予以适当处理，使得系统性能更佳。本专利技术提供的微处理器旗标设定电路，以设定暂仃模式旗标及看门狗计时器溢位旗标，藉两旗标判断系统硬件运作状态，其包括看门狗计时器溢位旗标设定电路及暂停模式旗标设定电路；其中所述看门狗计时器溢位旗标设定电路包括一看门狗计时器，其发生溢位情况时，其输出端产生一溢位脉冲信号；一旗标清除电路，其输入端分别接收系统开机信号、微处理器内部用来清除看门狗计时器的指令、微处理器系统提供的进入暂仃模式指令，产生一清除旗标的信号；一清除信号产生电路，电连接至所述看门狗计时器，其中一输入端连接所述旗标清除电路的输出端；一暂存电路，其一输入端连接所述看门狗计时器，另一输入端连接所述旗标清除电路的一输出端，暂存电路的输出端输出所述看门狗计时器溢位旗标；一重置信号产生电路，电连接至所述清除信号产生电路及所述看门狗计时器；其接受外部所输入的外部重置信号及系统开机信号并输出一外部重置信号，至所述清除信号产生电路，连同看门狗计时器所送出的溢位脉冲信号，据以产生一重置系统硬件的内部重置信号，重置后，经由看门狗计时器溢位旗标来判断系统是经由外部重置信号输入还是由于微处理器内部的看门狗计时器溢位而产生重置；所述暂仃模式旗标的设定电路包括一暂停模式判别电路，其两个输入端分别连接微处理器内部的警示信号端及暂仃模式指令，于接收到两信号后，产生一暂仃模式控制信号；使系统进入暂仃状态。一旗标清除电路，其两个输入端分别输入系统开机信号及看门狗计时器的指令，输出端直接送出一清除旗标信号；一暂存电路，电连接至所述旗标清除电路，接受所述清除旗标信号；以清除设定的暂仃模式旗标，其输出端即输出暂仃模式旗标。所述的微处理器旗标设定电路，其特征在于，所述看门狗计时器的信号频率为取自系统振荡器频率除以4。所述的微处理器旗标设定电路，其特征在于，所述看门狗计时器的信号频率，于暂仃模式下，为系统内建的振荡器频率。所述的微处理器旗标设定电路，其特征在于，所述看门狗计时器溢位旗标在执行清除看门狗计时器或在进入暂仃模式时才被清除。所述的微处理器旗标设定电路，其特征在于，所述旗标清除电路，包括一或门；所述清除信号产生电路，包括一或门；及所述暂存电路，包括一反相器。所述的微处理器旗标设定电路，其特征在于，所述暂仃模式判别电路，包括一与门。以下将配合附图及实施例，对本专利技术作进一步说明附图说明图1本专利技术设定看门狗计时器溢位旗标的电路方框图；图2显示图1中用来设定看门狗计时器溢位旗标的较佳实施例电路图；图3本专利技术中用来设定暂仃模式旗标的系统示意图；图4表示图3中用来设定暂仃模式旗标的较佳实施例电路图；图5表示本专利技术中看门狗计时器溢位旗标及暂仃模式旗标在不同重置条件的相关状态示意图。首先参阅图1所示，其表示本专利技术中用来设定看门狗计时器溢位旗标TO的电路系统，其主要包括有一重置信号产生电路1、一看门狗计时器2、一清除信号产生电路3、一旗标清除电路4、一暂存电路5。其中的重置信号产生电路1，连接有由微处理器外部所输入的外部重置信号/RES及系统开机信号SPO(System Power On Signal)，且连同看门狗计时器2所送出的溢位脉冲信号WDTOV(Watch Dog Timer Overflows Signal)，而可产生一重置系统硬件的内部重置信号RST(Reset SystemSignal)，以重置系统内部电路。图中符号RES表示外部重置信号/RES的反相信号。旗标清除电路4连接有系统开机信号SPO、微处理器内部用来清除看门狗计时器的指令CLR(Clear Watch Dog Timer Instruction)、微处理器系统所提供的暂仃模式指令HALT(Halt Mode Instruction)。清除信号产生电路3由重置信号产生电路1输出的RES信号或由旗标清除电路4输出的SPO、CLR、HALT信号作用，以产生一清除看门狗计时器的控制信号CLRW输出至看门狗计时器2，则看门狗计时器2会被清除以防止看门狗计时器2溢位。暂存电路5的输出端即作为看门狗计时器溢位旗标TO。该暂存电路5之设定输入端(即S端)连接该看门狗计时器2所送出的溢位脉冲信号WDTOV，而其重置输入端(即R端)即接收旗标清除电路4所送出的清除旗标的信号CLRF。如图2所示，其图1中用来设定看门狗计时器溢位旗标TO系统的较佳实施例电路图。其中看门狗计时器2的信号源可选择Fsys/4及RC OSC二个信号源其中Fsys/4的信号频率为系统振荡器频率除以4，而该RC OSC为系统内建的RC振荡器频率。其主要差异为在暂仃模式下系统振荡器停止振荡，故指令执行停止，亦即在此时无Fsys/4的信号源，但是此时系统内建的RC振荡器则仍维持振荡，亦即此时频率源RC OSC仍能供应看门狗计时器2所需的信号。故在本专利技术的暂仃模式下，切换选择至RC振荡器信号源RC OSC，以使看门狗计时器2仍继续执行功能。参考图5所示，当看门狗计时器2在进行计数时，且若微处理器内部无清除看门狗计时器的指令执行时，此时若看门狗计时器2发生溢位情况时，看门狗计时器2在其输出端会产生一溢位脉冲信号WDTOV，送到暂存电路5(在此实施例中，该暂存电路5采用一反相器)的设定输入端(S端)，以在暂存电路5的输出端Q设定一看门狗计时器溢位旗标TO，同时，该溢位脉冲信号WDTOV与外部重置信号RES系统开机信号SPO共同经由重置信号产生电路1中的或门OR1，而产生一重置系统硬件的内部重量本文档来自技高网...

【技术保护点】
一种微处理器旗标设定电路，以设定暂仃模式旗标及看门狗计时器溢位旗标，藉两旗标判断系统硬件运作状态，其包括看门狗计时器溢位旗标设定电路及暂停模式旗标设定电路；其中所述看门狗计时器溢位旗标设定电路包括：－看门狗计时器，其发生溢位情况时， 其输出端产生－溢位脉冲信号；－旗标清除电路，其输入端分别接收系统开机信号、微处理器内部用来清除看门狗计时器的指令、微处理器系统提供的进入暂仃模式指令，产生一清除旗标的信号；－清除信号产生电路，电连接至所述看门狗计时器，其中－输入端连 接所述旗标清除电路的输出端；－暂存电路，其一输入端连接所述看门狗计时器，另一输入端连接所述旗标清除电路的一输出端，暂存电路的输出端输出所述看门狗计时器溢位旗标；－重置信号产生电路，电连接至所述清除信号产生电路及所述看门狗计时器；其接 受外部所输入的外部重置信号及系统开机信号并输出一外部重置信号，至所述清除信号产生电路，连同看门狗计时器所送出的溢位脉冲信号，据以产生－重置系统硬件的内部重置信号，重置后，经由看门狗计时器溢位旗标来判断系统是经由外部重置信号输入还是由于微处理器内部的看门狗计时器溢位而产生重置；所述暂仃模式旗标的设定电路包括：－暂停模式判别电路，其两个输入端分别连接微处理器内部的警示信号端及暂仃模式指令，于接收到两信号后，产生一暂仃模式控制信号；使系统进入暂仃状态。－旗标清除电路，其 两个输入端分别输入系统开机信号及看门狗计时器的指令，输出端直接送出一清除旗标信号；－暂存电路，电连接至所述旗标清除电路，接受所述清除旗标信号，以清除设定的暂仃模式旗标，其输出端即输出暂仃模式旗标。...

【技术特征摘要】

【专利技术属性】
技术研发人员：方议谅，余国成，陈俊雄，
申请(专利权)人：盛群半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]