具有地址变换的数据处理方法及设备技术

一种数据处理器，包括：加法器，把地址信号和中央处理单元设定的地址变换数据相加、以确定对应于该地址信号的被变换地址信号；以及选择器，根据判断该地址信号是否与原始ＲＯＭ地址一致的一致检测电路输出的检测信号，选择加法器确定的被变换地址信号或选择该地址信号。其中在加法器和一致检测电路中的处理是并行执行的。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及带有地址变换的数据处理方法及设备，这种方法及设备能够把存储在低速存取存储器内的数据转移到高速存取存储器执行高速存取。近来出现了对高速执行数据处理的系统、例如打印机的需求。但是，由于存储程序的ROM(只读存储器)低速存取数据，所以存在即使中央处理单元(CPU)能够高速操作也需要等待这样的问题，于是存取时间就较长。因此，为了解决这一问题，已有了实现这样一种系统的技术，在该系统中把程序装载入高速RAM(随机存取存储器)、例如具有页面模式和超页面模式等功能的静态RAM、DRAM内，对该RAM进行存取来执行高速处理。以下是已有技术的说明。已有技术1已公开日本专利申请JP-9-160824公开了从只读存储器、例如ROM中读出程序数据执行处理的数据处理器。在该数据处理器中，在初始化时刻把存储在通常被认为是低速存取的ROM内的程序数据转移到被认为是高速存取的RAM，一般情况下高速地从该RAM存取该程序数据。附图说明图1是在已公开日本专利申请JP-9-160824中公开的简要结构图。在图1中，当在初始化时刻把开始信号输入给定时发生器804时，地址发生器805就利用该定时发生器804产生的定时产生用来存取低速ROM 806的地址。地址发生器805输出的n比特地址输入给ROM 806和多路复用器802，利用定时发生器804输出的选择信号slct把该n比特地址选作正常使用的地址发生器801输出的地址并从多路复用器802将其输出。因此，在初始化时刻，地址发生器805的地址被选作RAM 803的地址，从ROM 806读出的m比特数据写入RAM 803。相反地，在正常情况下，选择地址发生器801的地址，RAM 803根据该地址输出程序数据。于是，在初始化时刻，低速ROM 806的数据被转移到RAM 803，而在正常情况下，从RAM 803存取数据。已有技术2已公开日本专利申请JP-6-223205公开了在ROM和RAM中选择一个区域的技术。图2和3是在已公开日本专利申请JP-6-223205中公开的简要结构图。在图2中，两个地址设定寄存器901和902设定图3存储器映象中的ROM(或SRAM)和DRAM之间的地址边界，分别设定为和(十六进制表示)。两个比较器电路903和904比较地址设定寄存器901和902输入的地址和通过地址总线输入的地址的大小，判断电路905确认存储器映象已被分成图3所示的三个地址区域。三个配置寄存器(CR)906、907和908为ROM(SRAM)或DRAM配置三个地址。就是说，这样执行比特配置，即CR 906为ROM，CR 907为DRAM，而CR 908为ROM。根据判断电路905的输出和这三个寄存器配置的值，选择电路909向控制电路911传送表明哪一个存储区是ROM、哪一个存储区是DRAM的信息。当地址在控制电路911的DRAM区域内时，就产生用于DRAM的控制信号，多路复用器910把地址分成列地址和行地址并输出它们。相反地，当地址在ROM区域内时，控制电路911就产生用于ROM的控制信号，直接输出该地址。于是，仅通过设定地址设定寄存器901和902以及设定配置寄存器906、907和908就可随意确定使用ROM和DRAM中的哪一个。此外，利用这一技术，还可以进行地址变换。例如，通过设定配置寄存器906、907和908，可把图3A变换为图3B，看起来象进行了地址变换。已有技术3已公开日本专利申请JP-60-91460公开了进行地址变换的技术。图4是在已公开日本专利申请JP-60-91460中公开的简要结构图。在图4中，中央处理单元(以下称为“CPU”)1101输出的地址传送给地址检测电路1103，当该地址与预定地址一致时，就把这种一致告知门电路1104。一旦接收到一致信息，门电路1104就选通，输出在偏移寄存器1102内的数据。加法器1105把门电路1104的数据与CPU 1101的地址相加，输出被变换地址。当地址检测电路1103确认CPU 1101的地址与预定地址不一致时，门电路1104就不选通，输出“0”。于是，加法器1105将把CPU1101的地址与“0”相加，即输出没有被变换的原始地址。对于已有技术1的已公开日本专利申请JP-9-160824，由于设置成在正常情况下总是执行从RAM的读出，所以系统除了需要工作RAM外通常还需要用来存储被传送的ROM数据的RAM容量。因此，造成了系统成本增大和仅在初始化时刻才需要ROM的不足，从系统效率的观点来看不够有效。对于已有技术2的已公开日本专利申请JP-6-223205，利用公共地址总线转换ROM(SRAM)的地址和DRAM的多路复用地址，以便简化外部电路。但是，为了实现高速存取，近来通常这样构成系统，即分别设定ROM地址和DRAM地址，以便能够同时存取它们。已有技术2的缺点是没有考虑这种结构。作为已有技术2的效果，通过在初始化时刻把存储区内从地址至的ROM数据转移到自起的DRAM区域，就把地址例如从图3A变换为图3B，所以能够实现对高速SRAM的存取。但是，在这种情况下，不能够实现在变换之前直接对DRAM区域寻址的存取。例如，在编程为在变换之前写入的情况下，会有这样的问题，即在变换之后变成了ROM，这样就不能够写入。对于已有技术3的已公开日本专利申请JP-60-91460，地址由地址检测电路1103进行检测，当该地址与预定地址一致时，门电路1104就被打开，给该地址增加一偏移值。于是需要进行一致检测的时间和进行加法的时间，这就造成了不能够进行高速变换的问题。为了解决上述问题，本专利技术的目的是提供带有地址变换的数据处理方法及设备，这种方法及设备能够把存储在低速存取存储器内的数据有效地转移到高速存取存储器，以执行对该数据的高速存取。实现上述目的的本专利技术的特征在于具有下述结构。本专利技术的第一个方面是带有地址变换的数据处理方法，该方法能够把存储在低速存取存储器内的数据转移到高速存取存储器执行高速存取，包括以下步骤存储器选择步骤，选择从低速存取存储器或从高速存取存储器存取数据；被变换地址确定步骤，根据地址信号和中央处理单元设定的地址变换数据，确定该地址信号的被变换地址信号；比较步骤，比较该地址信号和低速存取存储器内的原始地址，判断该地址信号是否与该原始地址一致；以及地址信号选择步骤，根据存储器选择步骤的选择结果知比较步骤的比较结果，选择该地址信号或选择该被变换地址信号，在该方法中，可从低速存取存储器或从高速存取存储器存取相同的数据。本专利技术的第二个方面是根据第一个方面的数据处理方法，其中在被变换地址确定步骤中使用的地址信号的特征在于不是该信号的所有比特而只是其一些预定比特被设定。本专利技术的第三个方面是根据第一或第二个方面的带有地址变换的数据处理方法，其中的存储器选择步骤根据高速存取存储器的空白区域容量的不同，在该空白区域的容量足以供数据处理用的情况下选择从高速存取存储器进行存取，而在该空白容量不足以供数据处理用的情况下选择从低速存取存储器进行存取。本专利技术的第四个方面是根据第一或第二个方面的带有地址变换的数据处理方法，其中的存储器选择步骤是通过读出写入非易失存储器的选择标记来执行的。本专利技术的第五个方面是根据第三个方面的带有地址变换的数据处理方本文档来自技高网...

【技术保护点】
带有地址变换的数据处理方法，该方法能够把存储在低速存取存储器内的数据转移到高速存取存储器执行高速存取，包括以下步骤： 存储器选择步骤，选择从低速存取存储器或从高速存取存储器存取所述数据； 被变换地址确定步骤，根据地址信号和中央处理单元设定的地址变换数据，确定该地址信号的被变换地址信号； 比较步骤，比较该地址信号和低速存取存储器内的原始地址，判断该地址信号是否与该原始地址一致；以及 地址信号选择步骤，根据所述存储器选择步骤的选择结果和所述比较步骤的比较结果，选择该地址信号或选择该被变换地址信号， 在该方法中，可从低速存取存储器或从高速存取存储器存取相同的数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：楠滝泉，
申请(专利权)人：夏普公司，
类型：发明
国别省市：JP[日本]