存储器的寻址制造技术

与存储器（ＭＥＭ）协作的数据的处理，例如　ＭＰＥＧ解码，具有下列特点。处理器（Ｐ）生成逻辑请求（ＬＲＱ）。逻辑请求（ＬＲＱ）定义一组数据（ＧＲＰ）的至少一个公共特征（ＣＡＲ）。寻址电路（ＡＧＡ）根据逻辑请求（ＬＲＱ）生成物理请求（ＰＲＱ）。逻辑请求（ＬＲＱ）定义与数据组（ＧＲＰ）相关的、存储器（ＭＥＭ）的地址（Ａ）。存储器接口（ＩＮＴ）根据物理请求（ＰＲＱ）而启动在存储器（ＭＥＭ）与处理器（Ｐ）之间对数据组（ＧＲＰ）的传送（ＴＲＮＳＦＲ）。这样，处理器不必知道待处理或处理过的数据在存储器中的存储方式和位置。这就便于数据处理设备—特别是一组这种设备的设计。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及与存储器协作的数据处理并涉及为此目的的对该存储器的寻址。本专利技术可用于例如MPEG解码器(MPEG是动画专家组的缩写)。处理器能通过存储器接口访问存储器，以便读出要被处理的数据或写入已经处理过的数据。处理器能向存储器接口传送内部地址。存储器接口通过这个内部地址为存储器生成适当的控制信号。这些控制信号激活与内部地址对应的特定存储单元。举例来说，假设内部地址18位A。对于DRAM-FPM类型的存储器，存储器接口由9个较高有效位A生成页号，由9个较低有效位A生成列号。对于SRAM类型的存储器，存储器接口由最低有效位后的第5位A生成存储体选择(bank selection)，由6个较高有效位A和最低有效位后的第6位A生成页号，由最低有效位后的第7位A生成奇/偶选择，由5个最低有效位A生成64位字选择。由于以上所述的存储器接口，处理器总是用相同的通信方式、内部地址，而不管所用的存储器的类型是DRAM-FPM还是SDRAM。这种与存储器合作的数据处理已经在公开号为0793390的欧洲专利申请(律师文件号PHF96517)中披露过。本专利技术的一个目的是方便用于与存储器合作的数据处理设备的设计。本专利技术考虑了下列方面。方便设计的一个方法是保证设备能使用一个或多个已经被设计用于一个或多个其它设备的处理器。设备例如从在它们包含相同类型的处理器的同时使用不同的存储器的意义上来说可以是不同的。假设设备具有按照以上所述现行技术的体系结构。在该情况下原则上足以设计能在内部地址的基础上为所需存储器生成适当控制信号的存储器接口。所以，原则上该设计应当仅涉及存储器接口。然而，当在已经是为其它设备设计的处理器的基础上设计设备时会出现下列问题。要设计的设备最好采用不同于其它设备的数据存储方案。不同的存储方案可以由于不同原因而是更可取的。例如，要设计的设备可能涉及一组结构不同于其它设备的结构的处理器。建议避免两个处理器使用同一个存储区或者一个或多个存储区不用。要设计的设备与其它设备之间在操作参数方面的不同可能是不同存储方案更可取的另一个原因。例如，假设设备是MPEG解码器。有不同的MPEG解码的类型，每个类型有其自己的参数和操作方式。按照现行技术，不同的存储方案意味着内部地址的不同生成。这只能通过修改处理器才能实现。所以，按照现行技术，在已经是为其它设备设计的处理器的基础上的设备的设计，如果希望要设计的设备采用的存储方案与其它设备采用的存储方案不同时，就需要修改这些处理器。按照本专利技术的与存储器合作的数据的处理具有以下特点。处理器生成逻辑请求。逻辑请求定义一组数据的至少一个共同特征。寻址电路在逻辑请求的基础上生成物理请求。物理请求定义有关该组数据的存储器地址。存储器接口响应物理请求而实现该组数据在存储器与处理器之间的传输。所以，按照本专利技术，处理器借助数据的一个或多个共同特征来指出某组数据。例如，按照本专利技术，图象处理设备的处理器指出“请将当前图象第10行的色度样本提供给我”。寻址电路将这个逻辑请求转换成定义存储器存储这些样本的位置的地址的物理请求。所以处理器不需要指出存储器在哪里存储和如何存储这些样本。按照本专利技术，处理器不受存储方案的影响，不需要为了使其能被用于采用不同存储方案的不同处理设备而被修改。本专利技术因此方便了设计。现在将结合附图来更详细地说明本专利技术。附图说明图1表示按照本专利技术的信号处理设备；图2表示该设备的存储器接口的操作；图3表示该设备的信号处理单元；图4表示该设备的存储器接口；图5表示由某单元进行的读访问；图6A和6B表示为对公共存储器访问的仲裁；图7表示存储器接口的存取接口；图8表示存储器接口的缓冲存储器；图9表示读缓冲存储器(read buffer memory device)；图10表示如权利要求1所定义的本专利技术的基本特征。以下说明涉及标注符。在所有附图中类同的部件具有相同的标注字母。在一个附图中可能出现若干个类同的部件。在该情况下将数字后缀到标注字母，以区分类同的部件。为方便计可以省略数字或后缀。这适用于说明书和权利要求二者。图1表示一个信号处理设备。该设备包含公共存储器SDRAM、存储器接口INT和三个信号处理单元B1、B2和B3。以下将称这些信号处理单元为“单元”。每个单元B通过专用读总线BBR和专用写总线BBW与存储器接口INT相连。每个专用读总线BBR和每个专用写总线BBW都专用于给定单元B。存储器接口INT通过公共总线BM与公共存储器SDRAM相连。信号处理设备的一般操作如下。单元B应请求接收要被处理并在公共存储器SDRAM中存储的数据。处理过数据后，单元B将处理过的数据通过存储器接口NT施加到公共存储器SDRAM。存储器接口INT控制由各种单元B对公共存储器SDRAM的存取。存储器接口INT有两个基本功能。第一，它在对公共存储器SDRAM的存取的层次在各种单元B之间进行仲裁(arbitration)。单一的单元B能访问公共存储器SDRAM，要么读一次要么写一次。这意味着单元B只能以成组方式(burst mode)访问存储器。第二，就读而言，存储器接口INT将来自公共存储器SDRAM的、去往给定单元B的数据组串(data bursts)转换成基本稳定的数据流。该数据流就是这样通过相应的专用读总线BBR被传输到单元B的。就写而言，存储器接口INT将来自给定单元B的基本稳定的数据流转换成要写入公共存储器SDRAM的数据组串。图2表示存储器接口INT的操作。T(BM)代表公共存储器SDRAM与存储器接口INT之间通过公共总线BM的数据传输。T(BBR1)、T(BBR2)和T(BBR3)代表存储器接口INT与单元B1、B2和B3之间分别通过相应的专用读总线BBR1、BBR2和BBR3的数据传输。T(BBW1)、T(BBW2)和T(BBW3)代表存储器接口INT与单元B1、B2和B3之间分别通过相应的专用写总线BBW1、BBW2和BBW3的数据传输。数据传输T(BM)由数据组串DB组成。每个数据组串DB对应于由单元B或者以读方式或者以写方式对公共存储器SDRAM进行的一个存取操作。DB后括号内的标注，指出组串(burst)中的数据属于哪个单元B，也指出存取的类型是写(W)还是读(R)。例如DB1(B1/R)指出数据组串DB1涉及B1以读方式对公共存储器SDRAM的存取。图2显示，存储器接口INT对来自公共存储器SDRAM的、属于某单元B的数据组串进行“平滑”(smoothing)。相反地，该图也显示存储器接口INT对从单元B接收的数据进行时间集中(timeconcentration)，以便将数据以组串的形式写入公共存储器SDRAM(数据压缩)。这样就实现以较低的速率通过专用读总线BBR和专用写总线进行数据的传输。因此这就使得专用读总线BBR和专用写总线BBW有可能具有相对较窄的传输(bands)，因而具有较小的宽度。对此要注意的是，总线的大小不必非要相应于由该总线传输的数据的位数。例如，可以将16位的字分裂成4位的字。这样，该数据就能以4个字的序列的形式通过4位的总线传输。图3表示单元B。单元B包含处理器P和通用寻址电路AGA。处理器P发出逻辑请求LRQ。假设单元B处理视频数据，在这种情况下逻辑请本文档来自技高网...

【技术保护点】
一种用于与存储器（ＭＥＭ）协作处理数据的设备，特征在于该设备包含： 被设置成生成定义一组数据（ＧＲＰ）的至少一个公共特征（ＣＡＲ）的逻辑请求（ＬＲＱ）的处理器（Ｐ）。 根据该逻辑请求（ＬＲＱ）生成物理请求（ＰＲＱ）的寻址电路（ＡＧＡ），该物理请求定义与数据组（ＧＲＰ）相关的存储器（ＭＥＭ）的地址（Ａ）； 根据该物理请求（ＰＲＱ）而启动在存储器（ＭＥＭ）与处理器（Ｐ）之间对所述数据组（ＧＲＰ）的传送（ＴＲＮＳＦＲ）的存储器接口（ＩＮＴ）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：H德佩图伊斯，T诺维特，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]