用于处理中断的设备和方法技术

一种用于控制中断（１１０）的系统，此系统用可编程的软件操作以控制何时提供与有最高的优先级中断相关的数据，硬件逻辑操作以控制数据如何被提供。提供一个中断向量寄存器（１２４）。此中断向量寄存器不象一般寄存器一般运作。它不是个物理寄存器，也不可被写入。一个通过可编程软件对此寄存器（１２４）的读操作引发硬件逻辑。一旦被引发，此逻辑进行特定的控制任务，它的最终结果返回给可编程的软件，与此中断相对应的向量有最高的优先级。可编程的软件可完成多种的软件策略，另外硬件策略由硬件逻辑完成。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及计算机。特别是，它涉及计算机中控制中断的中断控制器。计算机是一台机器，本质上讲，完成三件事。一，接受输入。二，按所预定的规则集处理输入。三，产生按所预定的规则集处理的输出的结果。为完成这些操作，通常计算机包括一个输入设备，如键盘，来接受输入；输出设备，如打印机或视频显示器，它输出结果；和一个处理器，如中央处理器(CPU)，它作处理。当今的个人计算机，CPU可以是个微处理器。另外，计算机可以由内存。内存可以被处理器用于存储数据。或内存可以被用于存储计算机指令，指令被以微代码的方式存入内存。当计算机正在操作，处理器正在处理时被计算机按以前所预定的规则集接收了输入，处理器可能接收了一个请处理的请求。例如，处理器可能由键盘接收了一个新输入的请求。此类请处理的请求被称为中断。通常，当处理器接受了一个中断，它挂起当前的操作，保存它的工作状态，且将控制转给某一特定包括处理此引起中断的特例的指令的程序。中断可能由多种硬件产生来请求服务或通报问题，或由处理器自身对程序错误或操作系统服务反应。中断是处理器与计算机系统中其它元素通讯的方式。一个中断优先级的层次结构决定了如果多个请求生成时哪个中断将被首先处理。当程序需要处理器完全注意某一程序以完成特定任务时，特定程序可以临时设一些中断无效。通常，中断可以被理解为计算机的一种功能，此计算机允许某个程序的执行可被中断以执行其他程序。其他程序可为当某一特殊中断发生时被执行的某一特殊程序，有时被称为中断句柄。不同成因的中断有不同的句柄引出与之相符的任务，如更新系统时钟或读键盘。内存中的一个表存储指针，有时被称为地址向量，它引导处理器到多种中断句柄。程序员可以创建中断句柄以替代或补充存在的句柄。可选的方法为，其他程序可能是一种仅在中断方式请求下运行，有时被称为中断驱动过程。所需的任务完成后，CPU空闲以运行其他程序直到下个中断产生。中断驱动过程被用于对如软盘驱动器准备好传输数据之类事件响应。通常，计算机有一条硬件连线，或被称为中断请求线，通过此设备如键盘或磁盘驱动器可以发送中断到CPU。此类中断请求线被集成到计算机内部硬件中，且被分配不同级别的优先级使CPU能决定中断源和入向服务请求的相关重要性。特殊的计算机处理中断的方式由计算机中断控制器决定。早期的计算机中的中断控制器是硬连线的。同样的，它们的操作是由计算机制造商固定住了且不可改变。在某些复杂的现代微处理器中，如Intel制造的PentiumPROTM微处理器，高级可编程中断控制器被包括在CPU中。这一高级可编程中断控制器，被称为APIC，是可编程的。然而，从程序员的角度讲，APIC被看作一个附件，因为APIC的寄存器虽然在CPU中，却是可寻址的设备。就是说，APIC的寄存器是在微代码的控制下，以和存储数据和指令的内存相同的方式，被写入和读出的。本专利技术提供了一个流水线高级可编程中断控制器(SAPIC)由一个中断向量寄存器(IVR)，它在CPU中，此寄存器不认为是计算机内存，也不需要微代码控制。本专利技术取消了中断控制器的微代码需求，因此取消了比较贵载有微代码的的芯片内只读存储器(ROM)的需求。导致了以前用于此种微代码ROM的芯片部分可被用于完成更智能的逻辑，因此给予芯片制造者更大的投资回报。几乎所有本领域的现有可编程中断控制器由微代码控制。微代码由微处理器制造商编码，此后不能被程序员改变以更好的适应需求，例如，某一特殊的计算机操作系统。这样，程序员不能改变计算机中中断处理器的方式。在其他的此领域中的设备，微处理器制造商用软件的而没有硬件的方式已实现CPU内完全的中断管理。虽然它已消除了中断控制器微代码和存储这些代码的ROM，且允许程序员对控制软件作修改，此方法有许多缺点。例如，此方法导致了每次中断出现时更多的代码将被处理器执行，因此增加了中断服务的响应时间。本专利技术提供了一种更优化的方法，且直接克服或至少减少其中之一或多个所述的问题的影响。本专利技术的一方面，提供一个基于寄存器的可编程中断控制器以控制计算机的中断。控制器包括在CPU中的可编程软件，CPU控制何时提供未决定的有最高优先级的中断，还包括硬中断逻辑，它控制如何提供未决定的有最高优先级的中断。一个中断向量寄存器包含在CPU中。然而，此寄存器不象普通寄存器一样运作。它不是一个物理寄存器，且不可被写入。用可编程软件对此寄存器的读操作引起了硬中断逻辑；一旦引发，此逻辑执行特定的控制动作，最终结果为返回可编程软件一个与最高优先级中断相符的向量。如此，可编程软件执行了一个读操作，且接收了返回数据；然而，此数据不由寄存器读取，而由硬中断逻辑产生。本领域已知设备有两种寄存器类型无边际效应的寄存器；和当写入时有边际效应的寄存器。还没有本领域中的已知寄存器在对寄存器读操作时执行了控制活动，如本专利技术中的优先级管理活动。根据本专利技术的一方面，硬中断逻辑执行的控制活动包括决定是否一个不可掩的中断存在，如果存在，返回可编程软件一个此中断的识别符。如不可掩中断不存在，且如中断已被设无效或最高优先级中断在被服务，一个被称为假向量的特殊向量被返回给可编程软件。如果不可掩中断不存在，且如中断没有被设无效或最高优先级中断没有在被服务，与最高优先级中断相符的向量被返回给可编程软件。假向量是一个特殊的向量，用于告诉处理器继续其原先所作。根据本专利技术的另一方面，中断向量寄存器是唯一的在读取时引发一系列CPU中中断优先级方式的控制活动，且返回控制活动结果数据的寄存器。本专利技术是基于寄存器的，无内存映射且提供比内存映射更高性能的系统。根据本专利技术的另一方面，可编程软件能被用于灵活的管理中断优先级它被编程以分配每一个有特定的优先级的向量数字给予CPU通信的设备，且程序能容易的被改变。本专利技术不依靠微代码实现，需要更简单的硬件，且给与软件更多的控制权。执行本专利技术控制活动的微结构管道不需要握手操作，且能同步的与CPU执行。此结果有更好的效率和可靠性。本专利技术的可编程软件特性提供了灵活性，且允许集中的中断程序，它读中断向量寄存器且能完成多种附加于硬中断逻辑完成的硬件策略的软件策略。这些和其它优点将随以下本专利技术被描述的更全面而更明显。其他专利技术缺点和优点将变得明显，读完以下细节描述和所述参考附图说明图1是一个示意性的根据本专利技术的可编程中断控制器的方块图；图2是一个根据本专利技术的一个实施例的硬中断逻辑执行的控制行为的逻辑流图；图3是一个根据本专利技术的一个实施例的数据流图；且图4阐明一个根据本专利技术的一个实施例的多种管道。虽然本专利技术易受多种更改和可选形式的影响，在此结合附图描述了特殊的实施例。然而，所应知道的是在此的特例不是限制专利技术的，正相反，本专利技术同等的对待所有与权利要求书的实质和范围相符的改变。被阐明本专利技术的实现方式描述如下。为了清楚说明，不是描述一个真正实现的所有特点。任何此类真正实现的发展当然是好的，很多特殊的实现方式可以完成开发者的特殊目的，如符合系统相关且商务相关的限制，它们随实现不同而不同。而且，此种发展效果可能会很复杂和耗时，但对本领域中哪些普通技术采取的程序有所述优点。参考附图，特别是图1，在此显示根据本专利技术可编程中断控制器的内部结构的方块图。被可编程中断控制器接收的由不同源来的中断110被区分优先级后本文档来自技高网...

【技术保护点】
一种基于寄存器的可编程系统中断控制器，用于在有ＣＰＵ的计算机中控制中断，包括：可编程软件，可操作地控制何时提供与最高优先级中断相关的数据；和硬件中断逻辑可操作地控制如何提供与最高优先级中断相关的数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M亚雅库马，VK戈鲁，R埃坎巴拉姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]