延迟重新分配寄存器和方法和相应微处理器和计算机系统技术方案

公开了能够对运算标志寄存器进行延迟重新分配的一个微处理器。一个系统处理具有一个运算标志寄存器的第一指令系统的指令。该系统还处理与第一指令系统不兼容的第二指令系统结构的指令。为了处理隐含地更新运算标志寄存器的第一指令系统结构的第一指令，该运算标志寄存器与含有第一指令结果的一个通用寄存器共享一个物理目的寄存器。不更新运算标志而是将重新分配含有该运算标志寄存器的一个指令触发本发明专利技术的延迟重新分配机构。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
领域本专利技术涉及处理器，更特别涉及处理器中的寄存器管理。背景信息处理器的作用，诸如微处理器，是执行程序。程序包含一组指令。每个指令被分成一个或多个操作，被称为微操作(这里被称为”uops”)。处理器通过从一个或多个源寄存器中读取操作数并在一个或多个目的寄存器中存储结果来执行uops。寄存器是处理器内部的一个暂时存储区，用于保持处理器使用的运算的及其他结果。寄存器分别地由比特组成。一个比特是二进制数字并且表示或者“0”值或者“1”值。不同的寄存器可以被用于不同的功能。例如，可互换地使用通用寄存器以便保持用于逻辑与运算操作的操作数。专用寄存器可以例如，由各个标志位来保留状态信息。术语“IA-32”指的是众所周知的由intel家族处理器使用的指令系统，例如美国英特尔公司公司制造的奔腾II处理器和奔腾Pro微处理器。IA-32定义了被称为EFLAGS寄存器的专用寄存器。本EFLAGS寄存器包括32位标志寄存器，它保持一组状态标志、控制标志和系统标志。附图说明图1是该EFLAGS寄存器的示意图。如图1所示，该状态标志由“S”表示，控制标志由“C”表示，系统标志由一个“X”表示。包括在EFLAGS寄存器中的状态标志使得一个指令结果影响后面的指令。状态标志(还被称为运算标志)包括比特“0”处D的一个进位标志、比特“2”处的一个奇偶标志、比特“4”处的一个辅助进位标志、比特“6”处的一个零标志、比特“7”处的一个符号标记、比特“8”处的一个俘获标志和比特“11”处的一个溢出标志。包含在EFLAGS寄存器中的控制标志控制信息串指令。该EFLAGS寄存器的控制标志在比特“10”处被存储，如图1所示。EFLAGS寄存器的系统标志控制输入/输出、可屏蔽中断、调试、任务交换和能够执行有效的8086。该系统标志存储在EFLAGS寄存器的“9”、“12”、“14”、“16”、“17”位，如图1所示。传统上，一处理器具有单个指令系统，诸如IA-32指令系统，例如，IA-32指令系统。典型地，处理器只能接受那个指令系统的操作系统和应用程序。如果处理机体系结构和指令系统被从根本上改变，那么该处理器就不再能够执行现有的操作系统和应用程序的软件库。结果，基础的改变因此在处理机体系结构与指令方面的较大的改进是不可能的，因而与先前的指令系统兼容是期望的设计目标。然而，转让给美国英特尔公司的美国专利no.5,638,525，(′525专利)，描述一处理机体系结构能够接受多种操作系统和利用不同指令系统的应用程序。此结构允许同时执行使用第一指令系统的第一程序和使用与第一指令系统不兼容的不同的指令系统的第二程序。该′525专利所示的一个具体实施例包括一个微处理器，它能够接受32位指令系统和64位指令系统两者。这里使用的术语“兼容”指的是一个指令系统结构的指令与不同的指令系统结构操作的能力。例如，该指令可以来自该指令系统结构的先前的版本。为了在保持与先前的指令系统的兼容性的同时提供一个改善的处理机体系结构与指令系统，则希望减少专用于先前的指令系统的硬件。新型硬件(诸如执行部件和寄存器组)用于尽可能多地支持先前的指令系统。为了使处理器能够接受多指令系统以便接受IA-32指令系统等等和与IA-32指令系统不兼容的第二指令系统等等两者，则最好处理器能够以兼容第二指令系统的方式管理包含在IA-32指令系统EFLAG寄存器中的信息。如果第二指令系统缺乏一个相当于该EFLAGS的寄存器或者如果第二指令系统假定以IA32指令系统同样的方式通过保持EFLAGS寄存器或者EFLAGS寄存器的一部分而经历极大的性能恶化，那么可以不必希望处理器执行现有的利用IA-32位指令系统等操作系统和应用程序的软件库。从而，需要一种方法和相应的设计，使在多指令系统处理器结构中提供与INTEL的32位结构处理器指令的兼容性。概要根据本专利技术的一个方面，本专利技术的系统处理具有一个运算标志的第一指令系统结构的指令。该系统还处理与第一指令系统结构不兼容的第二指令系统结构的指令。为了处理隐含地更新运算标志寄存器的第一指令系统结构的第一指令，该运算标志寄存器与包含第一指令结果的通用寄存器共享一个物理目的寄存器。不更新运算标志但是将重新分配包含运算标志的寄存器的一个指令触发本专利技术的延迟的重新分配机构。通过阅读以下详细说明并参考附图，本专利技术的其他实施例、一些方面和优点将变得显而易见。附图描述图1是一个EFLAGS寄存器的方框图。图2根据本专利技术系统的一个实施例的方框图；图3是诸如图2所示处理器的处理器实施例的功能方框图。图4是图3微处理器的延迟重新分配机构的一个实施例的方框图。图5是概述当重新分配包含运算标志的物理寄存器被延迟时的一个列表。图6是用于说明根据本专利技术管理寄存器方法的一个实施例的流程图；图7A，7B，7C，7D，7E，7F，7G，7H，7I，和7J说明对根据本专利技术的逻辑寄存器进行操作的指令序列例子的数据流。图8是概述7A，7B，7C，7D，7E，7F，7G，7H，7I，和且7J所示指令序列的列表。详细说明对能够延迟运算标志的重新分配的一个新的处理器进行描述。在下面实施例的详细说明中，对此部分的附图进行参考，并且利用实际应用本专利技术的具体实施例的说明书进行表述。应理解，可以使用其他实施例，并且可以进行结构的变化而不脱离本专利技术的范围。随后详细说明中的某些部分是根据对系统内数据位的运算的符号表示法和算法来表示。这些算法描述和表示是处理器领域技术人员使用的手段以便最有效地将其工作实质传送到本领域其它技术人员。通常这里的算法被认为是引导至要求结果的自给操作序列。这种运算是采用对物理量进行操纵的那些运算。通常，可是不一定，这些参数采取能够存储、传送、组合、比较及其他操作的电或磁信号形式。主要由于公共使用原因，已经证明有时把这些信号称为比特、数值、元素、符号、字符、项、号码等等是方便的。然而应该考虑到，所有这些和类似术语将与适当的物理参数有关并且仅仅是施加到这些参数上的适宜标签。除非另外具体声明，否则从以下讨论中显而易见，即，意识到本专利技术实施例的所有描述，利用诸如“处理”或者“计算”或者“运算”或者“确定”或者“显示”等等术语指的是计算机系统或者类似的电子计算机的动作和处理，或者这些动作和处理将计算机系统的寄存器和存储器中的表示为物理(电的)参数的数据操纵和转换为计算机系统存储器或寄存器或其他这种信息存储器传输或显示设备内的表示为类似物理参数的其他数据。本专利技术的延迟重新分配机理提供了一个装置和方法，用于在多指令系统结构中保持一种指令系统的运算标志。在处理器中重命名的寄存器环境中使用术语“重新分配”。这种术语指的是对对应于一个逻辑寄存器的物理寄存器进行重新分配。当重新分配一物理寄存器时，该物理寄存器可用于储存用于另外运算的数据。在一个实施例中，该延迟重新分配机构提供了一种结构以便表示何时物理寄存器包含有效的运算标志，并且当不更新该运算标志的一个后续指令将另外重新分配给包含该有效运算标志的寄存器时，则延迟对该物理寄存器的重新分配。因此，通过延迟重新分配包含有效运算标志的物理寄存器，来保存该运算标志直至该运算标志被另外的后续指令所更新并且存储在不同的物理寄存器中。系统.图2是一个系统的方框图，诸如本发本文档来自技高网...

【技术保护点】
在多指令系统处理机中管理运算标志寄存器的一种方法，此方法包含： 处理第一指令系统结构的指令，其中第一指令系统结构包括一个运算标志寄存器； 处理第二指令系统结构的指令，其中第二指令系统结构与第一指令系统结构不兼容； 存储由第一指令系统结构的一个指令更新的通用寄存器的值，其中此值存储在第二指令系统结构的一个物理目的寄存器中；和 在相同的物理目的寄存器中存储由第一指令系统结构更新的用于运算标志寄存器的值作为通用寄存器的值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R拉米雷兹，M莫里森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]